-
公开(公告)号：CN117642851A
公开(公告)日：2024-03-01
申请号：CN202280046974.6
申请日：2022-07-18
Applicant: 英特尔公司
IPC: H01L23/00 , H01L23/15 , H01L23/498
Abstract: 本文中描述的实施例可涉及针对基于玻璃芯的衬底的设备、过程和技术，所述衬底具有不对称数量的前侧和后侧铜层。在实施例中，前侧和/或后侧铜层可称为玻璃芯衬底上的叠层或堆积层。实施例可通过预留出更多的前侧层(其中信号路由可通常最高)而不要求匹配或对称数量的后侧铜层，来允许更低的总体衬底层数。可描述和/或要求保护其它实施例。
-
公开(公告)号：CN105720015B
公开(公告)日：2019-12-03
申请号：CN201510796274.0
申请日：2015-11-18
Applicant: 英特尔公司
Inventor： M·普拉卡什 , T·T·霍尔登 , J·L·斯莫利 , R·S·维斯瓦纳特 , B·N·考里 , D·济亚卡斯 , C·J·赵 , J·W·蒂巴杜 , G·R·穆尔塔吉安 , K·C·刘 , R·斯瓦米纳坦 , 张志超 , J·M·林奇 , D·J·利亚皮坦 , S·加内桑 , X·李 , G·韦吉斯
IPC: H01L23/12 , H01L23/488 , H01L23/52 , H01L25/00 , H01L21/60
Abstract: 公开了具有可移除存储器的机械接口的CPU封装基板,具体而言，涉及可配置的中央处理单元(CPU)封装基板。描述了包括处理设备接口的封装基板。封装基板还包括设置在封装基板上的存储设备电气接口。封装基板还包括邻近所述存储设备电气接口而设置的可移除存储器的机械接口。可移除存储器的机械接口用于允许在存储设备附接到封装基板之后容易地从封装基板移除存储设备。
-
公开(公告)号：CN105765711A
公开(公告)日：2016-07-13
申请号：CN201380081138.2
申请日：2013-12-23
Applicant: 英特尔公司
IPC: H01L23/12
Abstract: 本发明的各实施例涉及封装组件和用于制造封装组件的方法。在一个实施例中，封装组件包括至少部分地嵌入在模合层中的管芯；以及，贯穿模压通道(TMV)。TMV可以具有垂直的侧面或可包括带有不同的形状的两个不同的部分。在某些情况下，在制造过程中，可以使用预制的通道杆。本发明的封装组件可包括具有小于0.3mm的间距的封装体叠层(POP)互连。可以描述和/或要求保护其他实施例。
-
公开(公告)号：CN117616570A
公开(公告)日：2024-02-27
申请号：CN202280045401.1
申请日：2022-11-25
Applicant: 英特尔公司
Abstract: 在一个实施例中，一种光学模块包括电子集成电路、光子集成电路和可插拔光学耦合连接器。所述光子集成电路发送或接收光信号。所述可插拔光学耦合连接器与所述光子集成电路相邻并且包括用于将光纤阵列光学耦合到所述光子集成电路的可插拔接口。此外，所述电子集成电路、所述光子集成电路和所述可插拔光学耦合连接器全部嵌入模制物中。
-
公开(公告)号：CN116387275A
公开(公告)日：2023-07-04
申请号：CN202211475241.2
申请日：2022-11-23
Applicant: 英特尔公司
IPC: H01L23/498 , H01L23/52 , H01L25/18
Abstract: 公开了作为用于封装结构的小芯片的带TSV的混合接合堆叠存储器。本文公开的实施例包括小芯片模块和管芯模块。在实施例中，小芯片模块包括第一小芯片，其中，第一小芯片包括第一有源表面。在实施例中，小芯片模块还包括第二小芯片，其中，第二小芯片包括第二有源表面。在实施例中，小芯片模块还包括在第一小芯片和第二小芯片之间的混合接合界面，其中，混合接合界面将第一小芯片电耦合到第二小芯片。
-
Patent Agency Ranking
公开(公告)号：CN105720015A
公开(公告)日：2016-06-29
申请号：CN201510796274.0
申请日：2015-11-18
Applicant: 英特尔公司
Inventor： M·普拉卡什 , T·T·霍尔登 , J·L·斯莫利 , R·S·维斯瓦纳特 , B·N·考里 , D·济亚卡斯 , C·J·赵 , J·W·蒂巴杜 , G·R·穆尔塔吉安 , K·C·刘 , R·斯瓦米纳坦 , 张志超 , J·M·林奇 , D·J·利亚皮坦 , S·加内桑 , X·李 , G·韦吉斯
IPC: H01L23/12 , H01L23/488 , H01L23/52 , H01L25/00 , H01L21/60
Abstract: 公开了具有可移除存储器的机械接口的CPU封装基板,具体而言，涉及可配置的中央处理单元(CPU)封装基板。描述了包括处理设备接口的封装基板。封装基板还包括设置在封装基板上的存储设备电气接口。封装基板还包括邻近所述存储设备电气接口而设置的可移除存储器的机械接口。可移除存储器的机械接口用于允许在存储设备附接到封装基板之后容易地从封装基板移除存储设备。
-
公开(公告)号：CN117597777A
公开(公告)日：2024-02-23
申请号：CN202280046743.5
申请日：2022-07-15
Applicant: 英特尔公司
Inventor： A·柯林斯 , S·V·皮耶塔姆巴拉姆 , S·加内桑 , T·A·易卜拉欣 , R·莫腾森
IPC: H01L25/065 , H01L25/00 , H01L23/538 , H01L23/498 , H01L23/15
Abstract: 本文描述的实施例可以涉及与封装相关的设备、工艺和技术，所述封装包括一个或多个管芯，所述管芯与一个或多个玻璃层耦接。这些玻璃层可以在所述一个或多个管芯所附接到的内插器或贴片之内。另外，这些玻璃层可以用于有助于在邻近所述玻璃层第一侧的一个或多个管芯与邻近所述玻璃层的与所述第一侧相对的第二侧的衬底之间的间距转换，所述一个或多个管芯电耦接到所述衬底。可以描述其他实施例和/或主张对所述其他实施例的保护。
-
公开(公告)号：CN117581364A
公开(公告)日：2024-02-20
申请号：CN202280044320.X
申请日：2022-08-22
Applicant: 英特尔公司
IPC: H01L25/10
Abstract: 本文公开了微电子组件、相关的装置和方法。在一些实施例中，一种微电子组件可以包括：第一重新分布层(RDL)，所述第一RDL具有第一表面、相对的第二表面、以及第一和第二表面之间的第一导电通路，第一表面具有第一导电接触部，第一导电接触部具有170微米和400微米之间的第一间距；第一RDL上的第一层中的第一管芯和导电柱；第一层上的第二RDL，第二RDL具有第一表面、相对的第二表面以及第一和第二表面之间的第二导电通路，第二表面具有第二导电接触部，第二导电接触部具有18微米和150微米之间的第二间距；以及第二RDL上的第二层中的第二管芯，第二管芯经由第一导电通路、导电柱、第二导电通路、以及第二导电接触部电耦接到第一导电接触部。
-
公开(公告)号：CN117157748A
公开(公告)日：2023-12-01
申请号：CN202280024820.7
申请日：2022-03-24
Applicant: 英特尔公司
IPC: H01L23/00
Abstract: 一种集成电路(IC)封装，包括：管芯，管芯具有第一间距的第一组互连；以及内插器，内插器包括具有第二间距的第二组互连的有机基板。内插器还包括位于有机基板之上的无机层。无机层包括将第二组互连与第一组互连电耦合的导电迹线。管芯通过第一组互连附接到内插器。在一些实施例中，内插器还包括嵌入式管芯。IC封装还包括具有第三间距的第三组互连的封装支撑部以及位于内插器的与管芯相对的表面之上的第二无机层。第二无机层包括将第三组互连与第二组互连电耦合的导电迹线。
-
公开(公告)号：CN119764284A
公开(公告)日：2025-04-04
申请号：CN202411948974.2
申请日：2017-06-02
Applicant: 英特尔公司
IPC: H01L23/498 , H01L23/28 , H01L23/48 , H01L25/065 , H01L25/07
Abstract: 本文一般讨论了包含大致共面的导电柱的设备、方法和系统。根据示例，一种技术能够包括：在衬底的相应暴露的接合衬垫上生成导电柱；将模制材料设置在所生成的导电柱周围和上面；同时移除模制材料和所生成的导电柱的一部分以使得所生成的导电柱和模制材料大致平坦；以及电气上将管芯耦合到导电柱。
-
-
-
-
-
-
-
-
-
Search Results
20
records
(took 0.023 seconds)
