-
Patent Agency Ranking
公开(公告)号：CN117642851A
公开(公告)日：2024-03-01
申请号：CN202280046974.6
申请日：2022-07-18
Applicant: 英特尔公司
IPC: H01L23/00 , H01L23/15 , H01L23/498
Abstract: 本文中描述的实施例可涉及针对基于玻璃芯的衬底的设备、过程和技术，所述衬底具有不对称数量的前侧和后侧铜层。在实施例中，前侧和/或后侧铜层可称为玻璃芯衬底上的叠层或堆积层。实施例可通过预留出更多的前侧层(其中信号路由可通常最高)而不要求匹配或对称数量的后侧铜层，来允许更低的总体衬底层数。可描述和/或要求保护其它实施例。
-
公开(公告)号：CN117597777A
公开(公告)日：2024-02-23
申请号：CN202280046743.5
申请日：2022-07-15
Applicant: 英特尔公司
Inventor： A·柯林斯 , S·V·皮耶塔姆巴拉姆 , S·加内桑 , T·A·易卜拉欣 , R·莫腾森
IPC: H01L25/065 , H01L25/00 , H01L23/538 , H01L23/498 , H01L23/15
Abstract: 本文描述的实施例可以涉及与封装相关的设备、工艺和技术，所述封装包括一个或多个管芯，所述管芯与一个或多个玻璃层耦接。这些玻璃层可以在所述一个或多个管芯所附接到的内插器或贴片之内。另外，这些玻璃层可以用于有助于在邻近所述玻璃层第一侧的一个或多个管芯与邻近所述玻璃层的与所述第一侧相对的第二侧的衬底之间的间距转换，所述一个或多个管芯电耦接到所述衬底。可以描述其他实施例和/或主张对所述其他实施例的保护。
-
公开(公告)号：CN115863298A
公开(公告)日：2023-03-28
申请号：CN202211011525.6
申请日：2022-08-23
Applicant: 英特尔公司
IPC: H01L23/498 , H01L23/538
Abstract: 本公开内容涉及利用凸块间距尺度的穿玻璃芯过孔间距来实现衬底层数减少。本文公开的实施例包括电子封装。在实施例中，一种电子封装包括封装衬底，其中封装衬底包括：芯衬底。在实施例中，芯衬底包括玻璃。在实施例中，过孔穿过所述芯衬底。在实施例中，管芯耦接到封装衬底，其中，管芯包括IO接口。在实施例中，IO接口电耦接到过孔，并且过孔在管芯的占有面积之内。
-
公开(公告)号：CN117642853A
公开(公告)日：2024-03-01
申请号：CN202280043545.3
申请日：2022-07-14
Applicant: 英特尔公司
Inventor： A·柯林斯 , S·V·皮耶塔姆巴拉姆 , 谢建勇 , K·V·瓦拉瓦拉
IPC: H01L23/498 , H01L23/538 , H01L21/48 , H01L23/14
Abstract: 本文描述的实施例可以涉及针对具有玻璃芯的桥接器的装置、工艺和技术，其中，桥接器可以包括一条或多条厚迹线和一条或多条薄迹线，其中，薄迹线更靠近玻璃芯的表面分层，而厚迹线更远离玻璃芯分层。在操作期间，薄迹线可用于在耦合的管芯之间传输信号，并且厚迹线可用于在耦合的管芯之间传输电力。在制造期间，玻璃芯的刚性和高度平坦的表面可以使得更靠近玻璃芯表面的更薄的迹线能够以更高的精度放置，从而提高所传输信号的整体质量和稳健性。可以描述和/或要求保护其他实施例。
-
公开(公告)号：CN115939082A
公开(公告)日：2023-04-07
申请号：CN202211011302.X
申请日：2022-08-23
Applicant: 英特尔公司
Inventor： S·V·皮耶塔姆巴拉姆 , T·A·易卜拉欣 , A·柯林斯
IPC: H01L23/498 , H01L23/64 , H01L21/48 , H01L25/16
Abstract: 本文公开的实施例包括电子封装和组装此类封装的方法。在实施例中，一种电子封装包括芯。在实施例中，芯包括玻璃。在实施例中，构建层在芯之上，插塞嵌入构建层中。在实施例中，插塞包括磁性材料。在实施例中，电感器裹绕插塞。
-
-
-
-
Search Results
5
records
(took 0.019 seconds)
