-
公开(公告)号：CN116097196A
公开(公告)日：2023-05-09
申请号：CN202180052147.3
申请日：2021-09-24
Applicant: 英特尔公司
Inventor： V·加格 , A·瓦尔马 , K·西斯特拉 , N·古普塔 , N·S·巴里加尔 , S·王 , N·帕丽特 , T·卡姆 , A·普兰达雷 , U·古普塔 , S·陈 , D·沙皮拉 , S·文努戈帕尔 , S·舍姆杜帕蒂 , R·帕里克 , E·迪阿默 , P·桑帕斯 , P·K·坎杜拉 , Y·班萨尔 , D·穆拉 , M·图兰诺斯基 , S·哈克 , A·赫德里奇 , R·达斯
IPC: G06F1/30
Abstract: 分级功率管理(HPM)架构考虑了对功率管理控制器的缩放的限制、每个管芯处的自主性，并且向平台提供封装的统一视图。在最简单的层面上，HPM架构具有经由至少两个不同的通信结构进行通信的监管器和一个或多个受监管器功率管理单元(PMU)。每个PMU可以表现为特定域中的多个受监管器PMU的监管器。HPM解决了对包括一系列具有不同水平的功率和热管理的能力和需求的管芯的产品的这些需求。HPM作为统一的机制，可以跨越一系列不同能力和功能的管芯，这些管芯一起形成传统的片上系统(SoC)。HPM提供了对跨多样的管芯的集合的功率和热进行管理的基础。
-
公开(公告)号：CN118277082A
公开(公告)日：2024-07-02
申请号：CN202311277928.X
申请日：2023-09-28
Applicant: 英特尔公司
Abstract: 描述了用于区域感知存储器带宽分配控制的技术。在实施例中，装置包括处理核心和控制电路系统。处理核心用于执行多个线程。控制电路系统用于逐存储器区域且逐线程控制对存储器带宽的使用。
-
公开(公告)号：CN1688966A
公开(公告)日：2005-10-26
申请号：CN03823993.0
申请日：2003-08-06
Applicant: 英特尔公司
Inventor： W·马希尔斯 , W·于 , N·帕维尔 , A·耶布森 , J·刘 , K·巴瓦里亚 , R·帕里克 , D·邓 , M·帕特尔 , M·福勒尔顿 , M·加内桑 , S·斯特拉兹杜斯
CPC classification number: G06F9/30181 , G06F9/30014 , G06F9/30032 , G06F9/30036 , G06F9/30072 , G06F9/30094 , G06F9/30101 , G06F9/30112 , G06F9/30145 , G06F9/3816 , G06F9/3824 , G06F9/3842 , G06F9/3877 , G06F9/3879 , G06F9/3885
Abstract: 基于处理器的系统(22)可以包括主处理器(24)以及协处理器(26)。所述协处理器(26)处理如下的指令，其包括将由所述协处理器(26)执行的操作的操作码以及用于为协处理器指令识别目标协处理器的协处理器识别字段。两位表明四个数据大小之一，所述数据大小包括字节(8位)、半字(16位)、字(32位)以及双字(64位)。其他两位表明饱和类型。
-
-
Search Results
3
records
(took 0.027 seconds)
