-
公开(公告)号：CN110199242B
公开(公告)日：2023-08-29
申请号：CN201780084195.4
申请日：2017-02-24
Applicant: 英特尔公司
Inventor： V·斯里尼瓦桑 , K·V·西斯拉 , C·D·高夫 , I·M·斯泰纳 , N·古普塔 , V·加格 , A·巴尔马 , S·A·沃拉 , D·P·莱内尔 , J·M·沙利文 , N·古鲁莫什 , W·J·鲍希尔 , V·拉马穆尔蒂 , C·麦克纳马拉 , J·J·布朗 , R·达斯
Abstract: 处理设备包括多个处理核心；控制寄存器，控制寄存器与多个处理核心的第一处理核心相关联，以存储第一基本时钟频率值，第一处理核心以第一基本时钟频率值运行；以及功率管理电路，功率管理电路用于：接收包括第二基本时钟频率值的基本时钟频率请求；将第二基本时钟频率值存储在控制寄存器中，以引起第一处理核心以第二基本时钟频率值运行；以及在与功率管理电路相关联的硬件接口上暴露第二基本时钟频率值。
-
公开(公告)号：CN114237382B
公开(公告)日：2024-03-22
申请号：CN202111591730.X
申请日：2017-02-24
Applicant: 英特尔公司
Inventor： V·斯里尼瓦桑 , K·V·西斯拉 , C·D·高夫 , I·M·斯泰纳 , N·古普塔 , V·加格 , A·巴尔马 , S·A·沃拉 , D·P·莱内尔 , J·M·沙利文 , N·古鲁莫什 , W·J·鲍希尔 , V·拉马穆尔蒂 , C·麦克纳马拉 , J·J·布朗 , R·达斯
IPC: G06F1/324 , G06F1/3203 , G06F1/08 , G06F9/30 , G06F9/455 , G06F9/48 , G06F9/4401 , G06F9/445
Abstract: 一种处理器，包括：多个处理器核心，控制寄存器存储所述多个处理器核心中的相应处理核器核心的每核心基本时钟频率值，电源管理电路，用于执行电源控制单元固件，以至少部分地基于每个核心的基本时钟频率值来所述控制多个处理核心的时钟频率，所述电源管理电路用于接收不同于相应的默认每核心基本时钟频率值的目标每核心基本时钟频率值；将目标每核心基本时钟频率值存储在相应的控制寄存器中，以使多个处理器核心中的相应处理器核心根据该目标每核心基本时钟频率值运行；向软件暴露目标每核心基本时钟频率值。
-
公开(公告)号：CN114237382A
公开(公告)日：2022-03-25
申请号：CN202111591730.X
申请日：2017-02-24
Applicant: 英特尔公司
Inventor： V·斯里尼瓦桑 , K·V·西斯拉 , C·D·高夫 , I·M·斯泰纳 , N·古普塔 , V·加格 , A·巴尔马 , S·A·沃拉 , D·P·莱内尔 , J·M·沙利文 , N·古鲁莫什 , W·J·鲍希尔 , V·拉马穆尔蒂 , C·麦克纳马拉 , J·J·布朗 , R·达斯
IPC: G06F1/324 , G06F1/3203 , G06F1/08 , G06F9/30 , G06F9/455 , G06F9/48 , G06F9/4401 , G06F9/445
Abstract: 一种处理器，包括：多个处理器核心，控制寄存器存储所述多个处理器核心中的相应处理核器核心的每核心基本时钟频率值，电源管理电路，用于执行电源控制单元固件，以至少部分地基于每个核心的基本时钟频率值来所述控制多个处理核心的时钟频率，所述电源管理电路用于接收不同于相应的默认每核心基本时钟频率值的目标每核心基本时钟频率值；将目标每核心基本时钟频率值存储在相应的控制寄存器中，以使多个处理器核心中的相应处理器核心根据该目标每核心基本时钟频率值运行；向软件暴露目标每核心基本时钟频率值。
-
Patent Agency Ranking
公开(公告)号：CN103914118A
公开(公告)日：2014-07-09
申请号：CN201310757289.7
申请日：2013-12-27
Applicant: 英特尔公司
IPC: G06F1/26
CPC classification number: H02J7/007 , H02J7/0075 , H02J7/04
Abstract: 在一个实施例中，一种方法包括在控制器中接收用于电子设备的使用的用户配置文件，该电子设备至少部分地由电池供电；以及在控制器中执行至少部分地基于用户配置文件从用于所述电池的多个充电例程中选择的充电例程。其它的实施例可被描述。
-
公开(公告)号：CN116097196A
公开(公告)日：2023-05-09
申请号：CN202180052147.3
申请日：2021-09-24
Applicant: 英特尔公司
Inventor： V·加格 , A·瓦尔马 , K·西斯特拉 , N·古普塔 , N·S·巴里加尔 , S·王 , N·帕丽特 , T·卡姆 , A·普兰达雷 , U·古普塔 , S·陈 , D·沙皮拉 , S·文努戈帕尔 , S·舍姆杜帕蒂 , R·帕里克 , E·迪阿默 , P·桑帕斯 , P·K·坎杜拉 , Y·班萨尔 , D·穆拉 , M·图兰诺斯基 , S·哈克 , A·赫德里奇 , R·达斯
IPC: G06F1/30
Abstract: 分级功率管理(HPM)架构考虑了对功率管理控制器的缩放的限制、每个管芯处的自主性，并且向平台提供封装的统一视图。在最简单的层面上，HPM架构具有经由至少两个不同的通信结构进行通信的监管器和一个或多个受监管器功率管理单元(PMU)。每个PMU可以表现为特定域中的多个受监管器PMU的监管器。HPM解决了对包括一系列具有不同水平的功率和热管理的能力和需求的管芯的产品的这些需求。HPM作为统一的机制，可以跨越一系列不同能力和功能的管芯，这些管芯一起形成传统的片上系统(SoC)。HPM提供了对跨多样的管芯的集合的功率和热进行管理的基础。
-
公开(公告)号：CN110199242A
公开(公告)日：2019-09-03
申请号：CN201780084195.4
申请日：2017-02-24
Applicant: 英特尔公司
Inventor： V·斯里尼瓦桑 , K·V·西斯拉 , C·D·高夫 , I·M·斯泰纳 , N·古普塔 , V·加格 , A·巴尔马 , S·A·沃拉 , D·P·莱内尔 , J·M·沙利文 , N·古鲁莫什 , W·J·鲍希尔 , V·拉马穆尔蒂 , C·麦克纳马拉 , J·J·布朗 , R·达斯
Abstract: 处理设备包括多个处理核心；控制寄存器，控制寄存器与多个处理核心的第一处理核心相关联，以存储第一基本时钟频率值，第一处理核心以第一基本时钟频率值运行；以及功率管理电路，功率管理电路用于：接收包括第二基本时钟频率值的基本时钟频率请求；将第二基本时钟频率值存储在控制寄存器中，以引起第一处理核心以第二基本时钟频率值运行；以及在与功率管理电路相关联的硬件接口上暴露第二基本时钟频率值。
-
公开(公告)号：CN108292159A
公开(公告)日：2018-07-17
申请号：CN201680068760.3
申请日：2016-11-23
Applicant: 英特尔公司
CPC classification number: G06F1/3203 , G06F1/10 , G06F1/3287 , Y02D10/171
Abstract: 可提供一种电子设备，其包括逻辑，该逻辑至少一部分是硬件，用于在可配置移动时间段内接收多个转换请求，并基于接收到的转换请求阻止到多个核中的一个或多个的时钟信号。
-
公开(公告)号：CN117616553A
公开(公告)日：2024-02-27
申请号：CN202280047074.3
申请日：2022-11-22
Applicant: 英特尔公司
IPC: H01L21/8238 , H01L29/66 , H01L29/786 , H01L29/423 , H01L29/06 , H01L27/092
Abstract: 讨论了涉及将源极和漏极蚀刻、空腔间隔物形成以及源极和漏极半导体生长结合到环栅晶体管中的单个光刻处理步骤中的方法、集成电路器件和系统。通过实现选择性掩蔽技术，对NMOS和PMOS环栅晶体管分离地执行这样的组合工艺。所得到的晶体管结构具有改善的空腔间隔物完整性和与栅极隔离的触点。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.019 seconds)
