-
公开(公告)号：CN100504321C
公开(公告)日：2009-06-24
申请号：CN200610095736.7
申请日：2006-06-28
CPC classification number: H01L25/162 , G06F1/206 , H01L23/34 , H01L2924/0002 , H01L2924/00
Abstract: 用于以提供对应于集成电路的不同部分的有用热测量的方式将热传感器定位到集成电路内的系统和方法。在一个实施例中，集成电路包括多重，复制功能块。独立的热传感器优选地在每个复制功能块的相同相关位置(优选地是在热点处)与每个复制功能块耦接。一个实施例还包括集成电路中一个或多个其它类型的功能块上的热传感器。一个实施例包括被置于冷点的热传感器，如在集成电路芯片的边缘处。每个热传感器可具有端口，用以实现在传感器和外部组件或装置之间的电源和地连接或者数据连接。
-
公开(公告)号：CN100454542C
公开(公告)日：2009-01-21
申请号：CN200510137392.7
申请日：2005-11-07
CPC classification number: G01K15/00 , G01R31/2856 , G01R31/2874 , G01R31/31704 , G01R31/319 , G01R31/31908
Abstract: 公开了一种集成电路小片(102)，其包括温度检测电路(200)和配置成存储校准数据的存储器(204)。温度检测电路(200)可操作地连接到存储器(204)，并且接收输入信号。温度检测电路(200)被配置成根据输入信号产生指示集成电路小片(102)的温度是否高于所选温度的输出信号。在集成电路小片(102)的正常工作模式期间，输入信号包括校准数据。还描述了一种用于校准该温度检测电路(200)的系统和方法。
-
公开(公告)号：CN1892194A
公开(公告)日：2007-01-10
申请号：CN200610095736.7
申请日：2006-06-28
CPC classification number: H01L25/162 , G06F1/206 , H01L23/34 , H01L2924/0002 , H01L2924/00
Abstract: 用于以提供对应于集成电路的不同部分的有用热测量的方式将热传感器定位到集成电路内的系统和方法。在一个实施例中，集成电路包括多重，复制功能块。独立的热传感器优选地在每个复制功能块的相同相关位置(优选地是在热点处)与每个复制功能块耦接。一个实施例还包括集成电路中一个或多个其它类型的功能块上的热传感器。一个实施例包括被置于冷点的热传感器，如在集成电路芯片的边缘处。每个热传感器可具有端口，用以实现在传感器和外部组件或装置之间的电源和地连接或者数据连接。
-
公开(公告)号：CN1815737A
公开(公告)日：2006-08-09
申请号：CN200510137392.7
申请日：2005-11-07
CPC classification number: G01K15/00 , G01R31/2856 , G01R31/2874 , G01R31/31704 , G01R31/319 , G01R31/31908
Abstract: 公开了一种集成电路小片(102)，其包括温度检测电路(200)和配置成存储校准数据的存储器(204)。温度检测电路(200)可操作地连接到存储器(204)，并且接收输入信号。温度检测电路(200)被配置成根据输入信号产生指示集成电路小片(102)的温度是否高于所选温度的输出信号。在集成电路小片(102)的正常工作模式期间，输入信号包括校准数据。还描述了一种用于校准该温度检测电路(200)的系统和方法。
-
公开(公告)号：CN1249725C
公开(公告)日：2006-04-05
申请号：CN02101900.2
申请日：2002-01-17
Applicant: 株式会社东芝
IPC: G11C11/4063 , H01L27/10
CPC classification number: G11C29/785 , G11C29/26 , G11C29/787 , G11C2029/2602
Abstract: 提供的一种半导体存储器件是其中只是缺陷元件由行冗余元件替换以补偿缺陷，条件是如果多个元件中至少有一个在存储单元阵列中的多个元件同时启用的场合是有缺陷的，其构成包括配置成为可通过根据一个确定行冗余替换是否执行的信号(HITL，HITR)来防止字线状态信号(WLE)被接收而中断缺陷元件的操作的阵列控制电路(12)，其中字线状态信号是经单信号线(13-1)输入到单元阵列部件(11A，11B)中的多个存储块(11A-1至11A-31，11B-1至11B-31)中。
-
Patent Agency Ranking
公开(公告)号：CN1389916A
公开(公告)日：2003-01-08
申请号：CN02122455.2
申请日：2002-06-04
Applicant: 株式会社东芝
CPC classification number: G11C29/808 , G11C29/785
Abstract: 一种半导体存储器具有:一个单元阵列,布置在该单元阵列内用于沿单元阵列的第一方向选择存储单元的若干第一标准元件,布置在所述单元阵列内用来和对应的一个或多个第一标准元件一起工作,从而沿单元阵列的第二方向选择存储单元的第二标准元件,用于替换单元阵列内的缺陷第一标准元件的第一冗余元件,以及用于替换单元阵列内的缺陷第二标准元件的第二冗余元件。在单元阵列内还规定第一修复或“解除”区和第二解除区,所述第一修复或“解除”区是允许借助各个第一冗余元件替换的一组第一标准元件,所述第二解除区是允许利用各个第二冗余元件替换的一组第二标准元件。独立控制是否用第一冗余元件替换同时激活的两个第一标准元件;另外,包含同时激活的两个第一元件中的任意一个的第一解除区内的缺陷的第二标准元件被和同时激活的两个第一标准元件中的另一个第一标准元件协同的用于选择存储单元的第二冗余元件替换。
-
公开(公告)号：CN1658327A
公开(公告)日：2005-08-24
申请号：CN200510054330.X
申请日：2002-06-04
Applicant: 株式会社东芝
IPC: G11C11/34 , G11C7/00 , G11C8/00 , H01L27/105
CPC classification number: G11C29/808 , G11C29/785
Abstract: 半导体存储器具有：单元阵列及布置在其中的用于沿其第一方向选择存储单元的若干第一标准元件，布置在该单元阵列内以与对应的第一标准元件一起工作，从而沿其第二方向选择存储单元的第二标准元件，用于替换缺陷第一标准元件的第一冗余元件，及用于替换第二标准元件的第二冗余元件。在单元阵列内还规定允许借助各第一冗余元件替换的一组第一标准元件作为第一修复或“解除”区，以及允许利用各个第二冗余元件替换的一组第二标准元件作为第二解除区。独立控制是否用第一冗余元件替换同时激活的两个第一标准元件；另外，包含所述两个第一标准元件中的一个的第一解除区内的缺陷第二标准元件被和所述两个第一标准元件中的另一个协同的第二冗余元件替换。
-
公开(公告)号：CN1366308A
公开(公告)日：2002-08-28
申请号：CN02101900.2
申请日：2002-01-17
Applicant: 株式会社东芝
IPC: G11C11/4063 , H01L27/10
CPC classification number: G11C29/785 , G11C29/26 , G11C29/787 , G11C2029/2602
Abstract: 提供的一种半导体存储器件是其中只是缺陷元件由行冗余元件替换以补偿缺陷,条件是如果多个元件中至少有一个在存储单元阵列中的多个元件同时启用的场合是有缺陷的,其构成包括配置成为可通过根据一个确定行冗余替换是否执行的信号(HITL,HITR)来防止字线状态信号(WLE)被接收而中断缺陷元件的操作的阵列控制电路(12),其中字线状态信号是经单信号线(13－1)输入到单元阵列部件(11A,11B)中的多个存储块(11A－1至11A－31,11B－1至11B－31)中。
-
公开(公告)号：CN1351349A
公开(公告)日：2002-05-29
申请号：CN01137546.9
申请日：2001-10-26
Applicant: 株式会社东芝
IPC: G11C11/34 , H01L27/10 , H01L27/108
CPC classification number: G11C11/406
Abstract: 不改变间歇时间特性来降低刷新时的功耗。内部行地址信号(刷新地址信号)由刷新动作计数器17产生,并输入至行译码器12。在通常刷新动作的情况下,由于刷新地址计数器17根据触发信号按照顺序使内部行地址信号增1,故所有的存储单元的数据被刷新。在本发明的低消耗电流刷新动作的情况下,由于构成内部地址信号的多个位之内的至少1位的值被固定,故刷新动作得以仅仅对于那些预先确定的刷新区域内的存储单元进行。
-
公开(公告)号：CN1389872A
公开(公告)日：2003-01-08
申请号：CN02122456.0
申请日：2002-06-04
Applicant: 株式会社东芝
IPC: G11C11/34 , G11C11/4063 , G11C7/00 , H01L27/10
CPC classification number: G06F11/1032 , G11C7/24 , G11C11/4078
Abstract: 存储器具备:单元阵列,具备正常数据部和存储进行来自正常数据部的读出数据的错误检测用的检查用数据的奇偶数据部;数据缓冲器,暂时保持读出数据和写入数据;以及错误检测校正电路,在数据写入时,从写入数据生成检查用数据,在数据读出时,根据读出数据和检查用数据进行错误检测校正。在数据缓冲器与正常数据部之间进行n位并列数据的授受,在数据缓冲器与外部输入输出端子之间进行m位并列数据的授受(其中,m
-
-
-
-
-
-
-
-
-
Search Results
13
records
(took 0.035 seconds)
