公开(公告)号：CN1242412C

公开(公告)日：2006-02-15

申请号：CN02122456.0

申请日：2002-06-04

Applicant: 株式会社东芝

Inventor： 古贺光弘 ,  吉田宗博 ,  新矢宽

IPC: G11C11/34 ,  G11C11/4063 ,  G11C7/00 ,  H01L27/10

CPC classification number: G06F11/1032 ,  G11C7/24 ,  G11C11/4078

Abstract: 本发明提供了一种能伴随低功耗化进行数据不良补救的半导体存储器，包括：单元阵列，具备用于进行常规的数据写入、读出的正常数据部和存储用于对来自正常数据部的读出数据进行错误检测用的检查用数据的奇偶数据部；数据缓冲器，暂时保持来自上述单元阵列的读出数据和对单元阵列的写入数据；错误检测校正电路，从数据写入时输入的写入数据生成应存储于上述奇偶数据部中的检查用数据，根据在数据读出时从上述正常数据部读出的数据和从上述奇偶数据部读出的检查用数据，进行已读出的数据的错误检测校正；时序信号生成电路，检测上述数据缓冲器中的输出数据变化并生成时序信号；以及校正时序调整电路，由上述时序信号生成电路生成的时序信号所控制，将上述故障信号传送给上述故障译码/错误校正电路。

公开(公告)号：CN1389872A

公开(公告)日：2003-01-08

申请号：CN02122456.0

申请日：2002-06-04

Applicant: 株式会社东芝

Inventor： 古贺光弘 ,  吉田宗博 ,  新矢宽

IPC: G11C11/34 ,  G11C11/4063 ,  G11C7/00 ,  H01L27/10

CPC classification number: G06F11/1032 ,  G11C7/24 ,  G11C11/4078

Abstract: 存储器具备:单元阵列,具备正常数据部和存储进行来自正常数据部的读出数据的错误检测用的检查用数据的奇偶数据部;数据缓冲器,暂时保持读出数据和写入数据;以及错误检测校正电路,在数据写入时,从写入数据生成检查用数据,在数据读出时,根据读出数据和检查用数据进行错误检测校正。在数据缓冲器与正常数据部之间进行n位并列数据的授受,在数据缓冲器与外部输入输出端子之间进行m位并列数据的授受(其中,m

公开(公告)号：CN1351349A

公开(公告)日：2002-05-29

申请号：CN01137546.9

申请日：2001-10-26

Applicant: 株式会社东芝

Inventor： 吉田宗博 ,  新矢宽

IPC: G11C11/34 ,  H01L27/10 ,  H01L27/108

CPC classification number: G11C11/406

Abstract: 不改变间歇时间特性来降低刷新时的功耗。内部行地址信号(刷新地址信号)由刷新动作计数器17产生,并输入至行译码器12。在通常刷新动作的情况下,由于刷新地址计数器17根据触发信号按照顺序使内部行地址信号增1,故所有的存储单元的数据被刷新。在本发明的低消耗电流刷新动作的情况下,由于构成内部地址信号的多个位之内的至少1位的值被固定,故刷新动作得以仅仅对于那些预先确定的刷新区域内的存储单元进行。