公开(公告)号：CN1366308A

公开(公告)日：2002-08-28

申请号：CN02101900.2

申请日：2002-01-17

Applicant: 株式会社东芝

Inventor： 加藤大辅 ,  平隆志 ,  石冢研次 ,  渡边阳二 ,  吉田宗博

IPC: G11C11/4063 ,  H01L27/10

CPC classification number: G11C29/785 ,  G11C29/26 ,  G11C29/787 ,  G11C2029/2602

Abstract: 提供的一种半导体存储器件是其中只是缺陷元件由行冗余元件替换以补偿缺陷,条件是如果多个元件中至少有一个在存储单元阵列中的多个元件同时启用的场合是有缺陷的,其构成包括配置成为可通过根据一个确定行冗余替换是否执行的信号(HITL,HITR)来防止字线状态信号(WLE)被接收而中断缺陷元件的操作的阵列控制电路(12),其中字线状态信号是经单信号线(13－1)输入到单元阵列部件(11A,11B)中的多个存储块(11A－1至11A－31,11B－1至11B－31)中。

公开(公告)号：CN1249725C

公开(公告)日：2006-04-05

申请号：CN02101900.2

申请日：2002-01-17

Applicant: 株式会社东芝

Inventor： 加藤大辅 ,  平隆志 ,  石冢研次 ,  渡边阳二 ,  吉田宗博

IPC: G11C11/4063 ,  H01L27/10

CPC classification number: G11C29/785 ,  G11C29/26 ,  G11C29/787 ,  G11C2029/2602

Abstract: 提供的一种半导体存储器件是其中只是缺陷元件由行冗余元件替换以补偿缺陷，条件是如果多个元件中至少有一个在存储单元阵列中的多个元件同时启用的场合是有缺陷的，其构成包括配置成为可通过根据一个确定行冗余替换是否执行的信号(HITL，HITR)来防止字线状态信号(WLE)被接收而中断缺陷元件的操作的阵列控制电路(12)，其中字线状态信号是经单信号线(13-1)输入到单元阵列部件(11A，11B)中的多个存储块(11A-1至11A-31，11B-1至11B-31)中。