-
公开(公告)号：CN1985243A
公开(公告)日：2007-06-20
申请号：CN200580017674.1
申请日：2005-05-30
IPC: G06F12/08
CPC classification number: G06F12/0844 , G06F12/0862 , G06F12/0864 , G06F2212/6024
Abstract: 次要纹理高速缓存由数个纹理单元公用，和存储主存储器中的一部分数据。高速缓存控制CPU按照数个纹理单元的高速缓存未命中控制从主存储器到次要纹理高速缓存的重新装填操作，以便抑制次要纹理高速缓存中颠簸的出现。当数个操作单元以预定时间差访问相同存储器地址时，高速缓存控制CPU抑制重新装填操作的发生。
-
公开(公告)号：CN1985243B
公开(公告)日：2011-07-06
申请号：CN200580017674.1
申请日：2005-05-30
IPC: G06F12/08
CPC classification number: G06F12/0844 , G06F12/0862 , G06F12/0864 , G06F2212/6024
Abstract: 次要纹理高速缓存由数个纹理单元公用，和存储主存储器中的一部分数据。高速缓存控制CPU按照数个纹理单元的高速缓存未命中控制从主存储器到次要纹理高速缓存的重新装填操作，以便抑制次要纹理高速缓存中颠簸的出现。当数个操作单元以预定时间差访问相同存储器地址时，高速缓存控制CPU抑制重新装填操作的发生。
-
公开(公告)号：CN1496516B
公开(公告)日：2011-07-20
申请号：CN02806347.3
申请日：2002-03-19
CPC classification number: G06F9/4893 , A63F2300/20 , A63F2300/538 , Y02D10/24
Abstract: 提供一种用于宽带网络上的高速处理的计算机体系结构和编程模型。该体系结构使用一致的模块化结构，公用计算模块和统一的软件单元。公用计算模块包括控制处理器，多个处理单元，由处理单元处理其程序的多个局部存储器，直接存储器存取控制器和共享主存储器。还提供了一种用于协调处理单元从共享主存储器读数据和向其写数据的同步系统和方法。提供了硬件沙箱结构，用于确保处理单元正在处理的程序中间的数据不会被破坏。
-
公开(公告)号：CN100367268C
公开(公告)日：2008-02-06
申请号：CN200380106380.7
申请日：2003-12-12
IPC: G06F15/80 , G06F15/173
CPC classification number: G06F15/8007 , A63F2300/20 , A63F2300/60 , A63F2300/6063 , G06F9/50 , G06F9/505
Abstract: 娱乐设备包含由部件处理器103A到103D的组件构成的通用信号处理器103，每个部件处理器能够在独立于其它部件处理器的操作环境下并行操作。管理处理器101根据从CPU 11提供的信号处理要求控制交叉开关104以便改变各个部件处理器103A到103D的操作环境，并且根据信号处理要求转接任何一个部件处理器，该部件处理器接收通过交叉开关104输入的要处理信号或输出处理的信号。
-
公开(公告)号：CN1726486A
公开(公告)日：2006-01-25
申请号：CN200380106380.7
申请日：2003-12-12
IPC: G06F15/80 , G06F15/173
CPC classification number: G06F15/8007 , A63F2300/20 , A63F2300/60 , A63F2300/6063 , G06F9/50 , G06F9/505
Abstract: 娱乐设备包含由部件处理器103A到103D的组件构成的通用信号处理器103，每个部件处理器能够在独立于其它部件处理器的操作环境下并行操作。管理处理器101根据从CPU11提供的信号处理要求控制交叉开关104以便改变各个部件处理器103A到103D的操作环境，并且根据信号处理要求转接任何一个部件处理器，该部件处理器接收通过交叉开关104输入的要处理信号或输出处理的信号。
-
Patent Agency Ranking
公开(公告)号：CN1279470C
公开(公告)日：2006-10-11
申请号：CN02806341.4
申请日：2002-03-19
Applicant: 索尼计算机娱乐公司
IPC: G06F15/177 , G06F15/16 , G06F15/167 , G06F9/445
CPC classification number: G06F9/4843
Abstract: 提供一种用于宽带网络上的高速处理的计算机体系结构和编程模型。该体系结构使用一致的模块化结构，公用计算模块和统一的软件单元。公用计算模块包括控制处理器，多个处理单元，由处理单元处理其程序的多个局部存储器，直接存储器存取控制器和共享主存储器。还提供了一种用于协调处理单元从共享主存储器读数据和向其写数据的同步系统和方法。提供了硬件沙箱结构，用于确保处理单元正在处理的程序中间的数据不会被破坏。
-
公开(公告)号：CN100412848C
公开(公告)日：2008-08-20
申请号：CN02805778.3
申请日：2002-03-19
Applicant: 索尼计算机娱乐公司
IPC: G06F15/163 , G06F15/16 , G06T1/20
CPC classification number: G06F9/4862 , G06F15/16 , H04L29/06027 , H04L63/168 , H04L67/10 , H04L67/34
Abstract: 提供一种用于宽带网络上的高速处理的计算机体系结构和编程模型。该体系结构使用一致的模块化结构、公用计算模块和统一的软件单元。公用计算模块包括一个控制处理器、多个处理单元、处理单元从其处理程序的多个局部存储器、一个直接存储器存取控制器和一个共享的主存储器。还提供了一种用于协调处理单元从/向共享的主存储器进行数据读/写的同步系统和方法。提供了硬件沙箱结构，用于确保处理单元正在处理的程序之间的数据不会被破坏。
-
公开(公告)号：CN102667736A
公开(公告)日：2012-09-12
申请号：CN201180004861.1
申请日：2011-01-18
Applicant: 株式会社东芝
IPC: G06F12/00
CPC classification number: G06F12/0246 , G06F12/0804 , G06F2212/202 , G06F2212/7202 , G06F2212/7203
Abstract: 在实施方式中，存储器管理装置（201）具备地址产生部（16）、顺序产生部（17）、写入控制部（18）。地址产生部（16）在从处理器（2）向非易失性半导体存储器（3）写入的数据是通常数据的情况下，以使已产生的地址所表示的位置与通常数据的写入位置不重叠的方式产生第一写入地址，在写入的数据是顺序数据的情况下，产生表示用于将顺序数据按顺序存放的写入位置的第二写入地址。顺序产生部（17）产生表示所产生的写入的先后的顺序信息。写入控制部（18）在产生了第一写入地址的情况下，对第一写入地址，与所产生的顺序信息建立对应地写入通常数据，在产生了第二写入地址的情况下，对第二写入地址，按顺序写入顺序数据。
-
公开(公告)号：CN102346682A
公开(公告)日：2012-02-08
申请号：CN201110066858.4
申请日：2011-03-18
Applicant: 株式会社东芝
CPC classification number: G06F9/45537 , G06F12/0246 , G06F12/0802 , G06F2009/45583 , G06F2212/1036 , G06F2212/2022 , G06F2212/7208
Abstract: 根据一种实施方式，提供信息处理装置及信息处理方法，信息处理装置具备：OS、第1及第2虚拟机、高速缓存未中检测部、高速缓存控制部和虚拟机控制部。OS访问包含用作主存储器的非易失性半导体存储器和用作非易失性半导体存储器的高速缓冲存储器的半导体存储器的硬件资源。第1及第2虚拟机由OS实现。高速缓存未中检测部在由第1及第2虚拟机执行的处理中检测发生了对半导体存储器的高速缓存未中的情况。高速缓存控制部，当高速缓存未中检测部检测到发生了高速缓存未中的情况下，对成为该高速缓存未中的原因的数据从非易失性半导体存储器向半导体存储器进行高速缓存处理。虚拟机切换部，当高速缓存未中检测部检测到高速缓存未中的情况下，在高速缓存控制部进行高速缓存处理的期间，从第1虚拟机切换到第2虚拟机。
-
公开(公告)号：CN1444154A
公开(公告)日：2003-09-24
申请号：CN02121784.X
申请日：2002-05-31
Applicant: 株式会社东芝
IPC: G06F15/163
CPC classification number: G06F9/4881 , G06F2209/484
Abstract: 本发明的构成包括可以以块单位访问的存储器，可利用存放于存储器中的块数据，执行指定的任务的一个以上的运算处理器，以及控制在运算处理器中的任务的执行的控制处理器；控制处理器的构成包括检验执行指定的任务时所使用的块数据之间的依赖关系的依赖关系检验单元，根据检出的依赖关系对访问存储器，从存储器中向运算处理器2传送数据，以及运算处理器的数据处理进行调度的调度单元。
-
-
-
-
-
-
-
-
-
Search Results
29
records
(took 0.028 seconds)
