公开(公告)号：CN102667736A

公开(公告)日：2012-09-12

申请号：CN201180004861.1

申请日：2011-01-18

Applicant: 株式会社东芝

Inventor： 大沟孝 ,  大轮勤 ,  国松敦 ,  中井弘人 ,  宫川雅纪 ,  西野玲奈 ,  坂本广幸

IPC: G06F12/00

CPC classification number: G06F12/0246 ,  G06F12/0804 ,  G06F2212/202 ,  G06F2212/7202 ,  G06F2212/7203

Abstract: 在实施方式中，存储器管理装置（201）具备地址产生部（16）、顺序产生部（17）、写入控制部（18）。地址产生部（16）在从处理器（2）向非易失性半导体存储器（3）写入的数据是通常数据的情况下，以使已产生的地址所表示的位置与通常数据的写入位置不重叠的方式产生第一写入地址，在写入的数据是顺序数据的情况下，产生表示用于将顺序数据按顺序存放的写入位置的第二写入地址。顺序产生部（17）产生表示所产生的写入的先后的顺序信息。写入控制部（18）在产生了第一写入地址的情况下，对第一写入地址，与所产生的顺序信息建立对应地写入通常数据，在产生了第二写入地址的情况下，对第二写入地址，按顺序写入顺序数据。

公开(公告)号：CN102667736B

公开(公告)日：2015-01-14

申请号：CN201180004861.1

申请日：2011-01-18

Applicant: 株式会社东芝

Inventor： 大沟孝 ,  大轮勤 ,  国松敦 ,  中井弘人 ,  宫川雅纪 ,  西野玲奈 ,  坂本广幸

IPC: G06F12/00

CPC classification number: G06F12/0246 ,  G06F12/0804 ,  G06F2212/202 ,  G06F2212/7202 ,  G06F2212/7203

Abstract: 在实施方式中，存储器管理装置（201）具备地址产生部（16）、顺序产生部（17）、写入控制部（18）。地址产生部（16）在从处理器（2）向非易失性半导体存储器（3）写入的数据是通常数据的情况下，以使已产生的地址所表示的位置与通常数据的写入位置不重叠的方式产生第一写入地址，在写入的数据是顺序数据的情况下，产生表示用于将顺序数据按顺序存放的写入位置的第二写入地址。顺序产生部（17）产生表示所产生的写入的先后的顺序信息。写入控制部（18）在产生了第一写入地址的情况下，对第一写入地址，与所产生的顺序信息建立对应地写入通常数据，在产生了第二写入地址的情况下，对第二写入地址，按顺序写入顺序数据。