-
公开(公告)号：CN1985243A
公开(公告)日：2007-06-20
申请号：CN200580017674.1
申请日：2005-05-30
IPC: G06F12/08
CPC classification number: G06F12/0844 , G06F12/0862 , G06F12/0864 , G06F2212/6024
Abstract: 次要纹理高速缓存由数个纹理单元公用，和存储主存储器中的一部分数据。高速缓存控制CPU按照数个纹理单元的高速缓存未命中控制从主存储器到次要纹理高速缓存的重新装填操作，以便抑制次要纹理高速缓存中颠簸的出现。当数个操作单元以预定时间差访问相同存储器地址时，高速缓存控制CPU抑制重新装填操作的发生。
-
公开(公告)号：CN1985243B
公开(公告)日：2011-07-06
申请号：CN200580017674.1
申请日：2005-05-30
IPC: G06F12/08
CPC classification number: G06F12/0844 , G06F12/0862 , G06F12/0864 , G06F2212/6024
Abstract: 次要纹理高速缓存由数个纹理单元公用，和存储主存储器中的一部分数据。高速缓存控制CPU按照数个纹理单元的高速缓存未命中控制从主存储器到次要纹理高速缓存的重新装填操作，以便抑制次要纹理高速缓存中颠簸的出现。当数个操作单元以预定时间差访问相同存储器地址时，高速缓存控制CPU抑制重新装填操作的发生。
-
Patent Agency Ranking
公开(公告)号：CN1496516B
公开(公告)日：2011-07-20
申请号：CN02806347.3
申请日：2002-03-19
CPC classification number: G06F9/4893 , A63F2300/20 , A63F2300/538 , Y02D10/24
Abstract: 提供一种用于宽带网络上的高速处理的计算机体系结构和编程模型。该体系结构使用一致的模块化结构，公用计算模块和统一的软件单元。公用计算模块包括控制处理器，多个处理单元，由处理单元处理其程序的多个局部存储器，直接存储器存取控制器和共享主存储器。还提供了一种用于协调处理单元从共享主存储器读数据和向其写数据的同步系统和方法。提供了硬件沙箱结构，用于确保处理单元正在处理的程序中间的数据不会被破坏。
-
公开(公告)号：CN100367268C
公开(公告)日：2008-02-06
申请号：CN200380106380.7
申请日：2003-12-12
IPC: G06F15/80 , G06F15/173
CPC classification number: G06F15/8007 , A63F2300/20 , A63F2300/60 , A63F2300/6063 , G06F9/50 , G06F9/505
Abstract: 娱乐设备包含由部件处理器103A到103D的组件构成的通用信号处理器103，每个部件处理器能够在独立于其它部件处理器的操作环境下并行操作。管理处理器101根据从CPU 11提供的信号处理要求控制交叉开关104以便改变各个部件处理器103A到103D的操作环境，并且根据信号处理要求转接任何一个部件处理器，该部件处理器接收通过交叉开关104输入的要处理信号或输出处理的信号。
-
公开(公告)号：CN1279470C
公开(公告)日：2006-10-11
申请号：CN02806341.4
申请日：2002-03-19
Applicant: 索尼计算机娱乐公司
IPC: G06F15/177 , G06F15/16 , G06F15/167 , G06F9/445
CPC classification number: G06F9/4843
Abstract: 提供一种用于宽带网络上的高速处理的计算机体系结构和编程模型。该体系结构使用一致的模块化结构，公用计算模块和统一的软件单元。公用计算模块包括控制处理器，多个处理单元，由处理单元处理其程序的多个局部存储器，直接存储器存取控制器和共享主存储器。还提供了一种用于协调处理单元从共享主存储器读数据和向其写数据的同步系统和方法。提供了硬件沙箱结构，用于确保处理单元正在处理的程序中间的数据不会被破坏。
-
公开(公告)号：CN100412848C
公开(公告)日：2008-08-20
申请号：CN02805778.3
申请日：2002-03-19
Applicant: 索尼计算机娱乐公司
IPC: G06F15/163 , G06F15/16 , G06T1/20
CPC classification number: G06F9/4862 , G06F15/16 , H04L29/06027 , H04L63/168 , H04L67/10 , H04L67/34
Abstract: 提供一种用于宽带网络上的高速处理的计算机体系结构和编程模型。该体系结构使用一致的模块化结构、公用计算模块和统一的软件单元。公用计算模块包括一个控制处理器、多个处理单元、处理单元从其处理程序的多个局部存储器、一个直接存储器存取控制器和一个共享的主存储器。还提供了一种用于协调处理单元从/向共享的主存储器进行数据读/写的同步系统和方法。提供了硬件沙箱结构，用于确保处理单元正在处理的程序之间的数据不会被破坏。
-
公开(公告)号：CN1726486A
公开(公告)日：2006-01-25
申请号：CN200380106380.7
申请日：2003-12-12
IPC: G06F15/80 , G06F15/173
CPC classification number: G06F15/8007 , A63F2300/20 , A63F2300/60 , A63F2300/6063 , G06F9/50 , G06F9/505
Abstract: 娱乐设备包含由部件处理器103A到103D的组件构成的通用信号处理器103，每个部件处理器能够在独立于其它部件处理器的操作环境下并行操作。管理处理器101根据从CPU11提供的信号处理要求控制交叉开关104以便改变各个部件处理器103A到103D的操作环境，并且根据信号处理要求转接任何一个部件处理器，该部件处理器接收通过交叉开关104输入的要处理信号或输出处理的信号。
-
-
-
-
-
-
Search Results
7
records
(took 0.033 seconds)
