-
公开(公告)号：CN1815737A
公开(公告)日：2006-08-09
申请号：CN200510137392.7
申请日：2005-11-07
CPC classification number: G01K15/00 , G01R31/2856 , G01R31/2874 , G01R31/31704 , G01R31/319 , G01R31/31908
Abstract: 公开了一种集成电路小片(102)，其包括温度检测电路(200)和配置成存储校准数据的存储器(204)。温度检测电路(200)可操作地连接到存储器(204)，并且接收输入信号。温度检测电路(200)被配置成根据输入信号产生指示集成电路小片(102)的温度是否高于所选温度的输出信号。在集成电路小片(102)的正常工作模式期间，输入信号包括校准数据。还描述了一种用于校准该温度检测电路(200)的系统和方法。
-
公开(公告)号：CN101052954B
公开(公告)日：2011-10-19
申请号：CN200580024046.6
申请日：2005-07-18
CPC classification number: G06F13/28
Abstract: 本发明提供了一种用于在直接存储器存取(DMA)设备中创建存储器屏障的方法和装置。接收存储器屏障命令，并且接收存储器命令。根据该存储器屏障命令来执行存储器命令。根据该存储器屏障命令开始总线操作。根据该总线操作来接收总线操作确认。根据该总线操作确认来执行存储器屏障命令。在一个特定的方面中，存储器屏障命令是直接存储器存取同步(dmasync)命令和直接存储器存取强制按序执行输入/输出(dmaeieio)命令。
-
公开(公告)号：CN101173972A
公开(公告)日：2008-05-07
申请号：CN200710184831.9
申请日：2007-10-30
IPC: G01R31/00 , G01R31/28 , G01R31/317 , G01R31/3173
CPC classification number: G01R31/3004
Abstract: 本发明涉及用于测试电子设备中最小运行电压的方法和装置在一个实施例中，一种测试系统测试被测设备(DUT)。DUT包括执行内建自测(BIST)程序的内部测试控制器。内建自测程序包括基于阵列的自动内建自测程序、离散和组合逻辑内建自测程序、以及功能架构验证程序(AVP)。外部制造系统测试控制器管理DUT内的内部测试控制器，并且为向DUT供电的电源输入电压确定最小运行电压电平。逻辑仿真器提供建模能力，以进一步增强DUT的最小电压电源输入运行值的发展。
-
公开(公告)号：CN100454542C
公开(公告)日：2009-01-21
申请号：CN200510137392.7
申请日：2005-11-07
CPC classification number: G01K15/00 , G01R31/2856 , G01R31/2874 , G01R31/31704 , G01R31/319 , G01R31/31908
Abstract: 公开了一种集成电路小片(102)，其包括温度检测电路(200)和配置成存储校准数据的存储器(204)。温度检测电路(200)可操作地连接到存储器(204)，并且接收输入信号。温度检测电路(200)被配置成根据输入信号产生指示集成电路小片(102)的温度是否高于所选温度的输出信号。在集成电路小片(102)的正常工作模式期间，输入信号包括校准数据。还描述了一种用于校准该温度检测电路(200)的系统和方法。
-
公开(公告)号：CN101052954A
公开(公告)日：2007-10-10
申请号：CN200580024046.6
申请日：2005-07-18
CPC classification number: G06F13/28
Abstract: 本发明提供了一种用于在直接存储器存取(DMA)设备中创建存储器屏障的方法和装置。接收存储器屏障命令，并且接收存储器命令。根据该存储器屏障命令来执行存储器命令。根据该存储器屏障命令开始总线操作。根据该总线操作来接收总线操作确认。根据该总线操作确认来执行存储器屏障命令。在一个特定的方面中，存储器屏障命令是直接存储器存取同步(dmasync)命令和直接存储器存取强制按序执行输入/输出(dmaeieio)命令。
-
Patent Agency Ranking
公开(公告)号：CN101149723A
公开(公告)日：2008-03-26
申请号：CN200710141778.4
申请日：2007-08-21
Applicant: 国际商业机器公司
IPC: G06F13/40
CPC classification number: G06F11/362 , G06F11/0724 , G06F11/0757
Abstract: 提供了用于在多处理器数据处理系统中解开活锁情形的机制。当总线单元检测到超时情形或潜在的超时情形时，总线单元激活活锁解析请求信号。活锁解析单元从总线单元接收活锁解析请求，并向控制处理器发注意信号。控制处理器执行动作以尝试解开活锁情形。一旦发布活锁解析请求的总线单元已经处理以成功地发布它的命令，该总线单元使其活锁解析请求无效。如果无效了全部活锁解析请求信号，则控制处理器指令总线和全部总线单元继续正常活动。另一方面，如果控制处理器确定经过了预定的时间量而未有任何进展，则它确定发生了暂停情形。
-
公开(公告)号：CN1573715A
公开(公告)日：2005-02-02
申请号：CN200410044782.5
申请日：2004-05-18
Applicant: 国际商业机器公司
CPC classification number: G06F13/28 , G06F9/3004 , G06F9/30087 , G06F12/0831 , G06F2213/0038
Abstract: 本发明为具有带DMA的共享存储器的非同步异构单芯片多处理器计算机系统提供原子更新原语。根据包括带保留取锁行命令、条件放锁行命令和无条件放锁行命令的集合产生至少一个锁行命令。
-
公开(公告)号：CN100414520C
公开(公告)日：2008-08-27
申请号：CN03155800.3
申请日：2003-09-03
Applicant: 国际商业机器公司
IPC: G06F13/00
CPC classification number: H04L9/0662 , H04L2209/125 , H04L2209/34
Abstract: 本发明提供了一种利用变迁编码对差分总线进行数据加密的方法。本发明在给定总线传输周期将输入数据映射、编码并加密为逻辑状态。输入数据的映射、编码以及加密因总线传输周期而不同。映射、编码以及加密是伪随机数的函数。将逻辑状态从总线发送器差分传送到总线接收器，以便映射、解密并解码为相应输出数据。
-
公开(公告)号：CN1276362C
公开(公告)日：2006-09-20
申请号：CN200310119558.3
申请日：2003-12-04
Applicant: 国际商业机器公司
IPC: G06F12/08
CPC classification number: G06F12/0817 , G06F12/0897
Abstract: 为了改善计算机系统性能，在不同处理器间提供直接数据发送的系统和方法。系统包含第一和第二处理器。第一处理器需要数据。系统还包含与第一处理器通信的目录，目录接收要求数据的数据请求，并且包含关于数据存储位置的信息。高速缓冲存储器连接到第二处理器。连接于第一处理器和高速缓冲存储器之间的内部总线，当发现数据存储在高速缓冲存储器中时，从高速缓冲存储器传输数据到第一处理器。
-
公开(公告)号：CN1530842A
公开(公告)日：2004-09-22
申请号：CN200310119558.3
申请日：2003-12-04
Applicant: 国际商业机器公司
IPC: G06F12/08
CPC classification number: G06F12/0817 , G06F12/0897
Abstract: 为了改善计算机系统性能，在不同处理器间提供直接数据发送的系统和方法。系统包含第一和第二处理器。第一处理器需要数据。系统还包含与第一处理器通信的目录，目录接收要求数据的数据请求，并且包含关于数据存储位置的信息。高速缓冲存储器连接到第二处理器。连接于第一处理器和高速缓冲存储器之间的内部总线，当发现数据存储在高速缓冲存储器中时，从高速缓冲存储器传输数据到第一处理器。
-
-
-
-
-
-
-
-
-
Search Results
24
records
(took 0.031 seconds)
