公开(公告)号：CN104733386A

公开(公告)日：2015-06-24

申请号：CN201410806910.9

申请日：2014-12-22

Applicant: 精工爱普生株式会社

Inventor： 作田孝

IPC: H01L21/82 ,  H01L27/06

CPC classification number: G06F17/5068 ,  G06F17/5072 ,  H01L27/0207 ,  H01L27/11807

Abstract: 本发明提供一种半导体集成电路装置及其布局设计方法。所述半导体集成电路装置的布局设计方法包括：将分别构成多个功能模块的多个标准单元配置于逻辑电路配置区域的一部分中的步骤；在逻辑电路配置区域中的未配置标准单元的区域的一部分中配置多个基本单元的步骤；和在逻辑电路配置区域中的未配置标准单元以及基本单元的区域的至少一部分中配置至少一个二极管单元的步骤，所述二极管单元包括被连接于预定的晶体管的栅极电极与第一电源线之间的第一二极管，以及被连接于该栅极电极与第二电源配线之间的第二二极管。

公开(公告)号：CN107527821B

公开(公告)日：2023-04-07

申请号：CN201710303451.6

申请日：2017-05-02

Applicant: 精工爱普生株式会社

Inventor： 吉泽隆彦 ,  渡边邦雄 ,  白泽立基 ,  作田孝

IPC: H01L21/48 ,  H01L23/498

Abstract: 本发明提供半导体装置及其制造方法，该半导体装置的制造方法能够使焊盘的机械强度比以往提高而抑制裂纹的产生。该半导体装置的制造方法具有如下工序：形成由第1金属层构成的第1焊盘；在第1焊盘上形成绝缘层；通过去除第1焊盘的至少一部分区域上的绝缘层，在绝缘层设置开口部；以使第2焊盘具有比绝缘层的膜厚小的膜厚的方式，在绝缘层的开口部形成由第2金属层构成的第2焊盘；以及在第2焊盘上形成由第3金属层构成的第3焊盘。

公开(公告)号：CN107527821A

公开(公告)日：2017-12-29

申请号：CN201710303451.6

申请日：2017-05-02

Applicant: 精工爱普生株式会社

Inventor： 吉泽隆彦 ,  渡边邦雄 ,  白泽立基 ,  作田孝

IPC: H01L21/48 ,  H01L23/498

CPC classification number: H01L23/5226 ,  H01L21/76802 ,  H01L21/76877 ,  H01L23/485 ,  H01L23/53214 ,  H01L23/53257 ,  H01L23/5329 ,  H01L24/03 ,  H01L24/05 ,  H01L24/06 ,  H01L24/85 ,  H01L2224/05553 ,  H01L2224/0612 ,  H01L2224/48463 ,  H01L21/4853 ,  H01L23/49811

Abstract: 本发明提供半导体装置及其制造方法，该半导体装置的制造方法能够使焊盘的机械强度比以往提高而抑制裂纹的产生。该半导体装置的制造方法具有如下工序：形成由第1金属层构成的第1焊盘；在第1焊盘上形成绝缘层；通过去除第1焊盘的至少一部分区域上的绝缘层，在绝缘层设置开口部；以使第2焊盘具有比绝缘层的膜厚小的膜厚的方式，在绝缘层的开口部形成由第2金属层构成的第2焊盘；以及在第2焊盘上形成由第3金属层构成的第3焊盘。