-
-
公开(公告)号：CN104969297B
公开(公告)日：2017-12-12
申请号：CN201480007677.6
申请日：2014-01-15
Applicant: 硅存储技术公司
CPC classification number: G11C16/08 , G06F17/5081 , G11C7/062 , G11C8/10 , G11C11/1673 , G11C13/004 , G11C16/26 , G11C16/28
Abstract: 公开了用在先进纳米闪速存储器装置中的针对感测电路的改进的PMOS和NMOS晶体管设计。
-
公开(公告)号：CN104081462B
公开(公告)日：2017-06-06
申请号：CN201280068501.2
申请日：2012-11-13
Applicant: 硅存储技术公司
IPC: G11C11/00
CPC classification number: G11C16/10 , G11C7/00 , G11C7/22 , G11C16/26 , G11C16/28 , G11C2207/2263 , G11C2211/5647 , H01L27/11517
Abstract: 非易失性存储装置具有用于提供编程电流的电荷泵和非易失性存储器单元的阵列。阵列的每一存储器单元由来自电荷泵的编程电流进行编程。非易失性存储器单元的阵列被划分成多个单位，每一单位包括多个存储器单元。指示器存储器单元与每一单位的非易失性存储器单元关联。当每一单位的50％或更少的存储器单元将被编程时，编程电路使用编程电流对每一单位的存储器单元进行编程，并且当每一单位的多于50％的存储器单元将被编程时，编程电路使用编程电流对每一单位的存储器单元的逆以及与每一单位关联的指示器存储器单元进行编程。
-
公开(公告)号：CN104969297A
公开(公告)日：2015-10-07
申请号：CN201480007677.6
申请日：2014-01-15
Applicant: 硅存储技术公司
CPC classification number: G11C16/08 , G06F17/5081 , G11C7/062 , G11C8/10 , G11C11/1673 , G11C13/004 , G11C16/26 , G11C16/28
Abstract: 公开了用在先进纳米闪速存储器装置中的针对感测电路的改进的PMOS和NMOS晶体管设计。
-
公开(公告)号：CN104081462A
公开(公告)日：2014-10-01
申请号：CN201280068501.2
申请日：2012-11-13
Applicant: 硅存储技术公司
IPC: G11C11/00
CPC classification number: G11C16/10 , G11C7/00 , G11C7/22 , G11C16/26 , G11C16/28 , G11C2207/2263 , G11C2211/5647 , H01L27/11517
Abstract: 非易失性存储装置具有用于提供编程电流的电荷泵和非易失性存储器单元的阵列。阵列的每一存储器单元由来自电荷泵的编程电流进行编程。非易失性存储器单元的阵列被划分成多个单位，每一单位包括多个存储器单元。指示器存储器单元与每一单位的非易失性存储器单元关联。当每一单位的50％或更少的存储器单元将被编程时，编程电路使用编程电流对每一单位的存储器单元进行编程，并且当每一单位的多于50％的存储器单元将被编程时，编程电路使用编程电流对每一单位的存储器单元的逆以及与每一单位关联的指示器存储器单元进行编程。
-
Patent Agency Ranking
公开(公告)号：CN114724610A
公开(公告)日：2022-07-08
申请号：CN202210427606.8
申请日：2016-04-26
Applicant: 硅存储技术公司
Abstract: 本发明涉及一种用于闪存存储器系统中的低功率操作的电路和方法。在选择解码电路路径的所公开实施方案中，在省电或关闭模式期间使用上拉电路和下拉电路在某些输出节点处保存值，从而允许主电源关闭，同时仍然保持所述值。
-
公开(公告)号：CN107646133B
公开(公告)日：2022-04-29
申请号：CN201680031307.5
申请日：2016-04-26
Applicant: 硅存储技术公司
Abstract: 本发明涉及一种用于闪存存储器系统中的低功率操作的电路和方法。在选择解码电路路径的所公开实施方案中，在省电或关闭模式期间使用上拉电路和下拉电路在某些输出节点处保存值，从而允许主电源关闭，同时仍然保持所述值。
-
-
公开(公告)号：CN104704570B
公开(公告)日：2018-05-15
申请号：CN201380053837.6
申请日：2013-10-09
Applicant: 硅存储技术公司
CPC classification number: G11C5/145 , G11C8/08 , G11C11/5628 , G11C16/08 , G11C16/10
Abstract: 非易失性存储器装置包括非易失性存储器单元的N个平面(102a,102b)（其中N为大于1的整数）。非易失性存储器单元(10)的每个平面包括按行(22)和列(20)配置的多个存储器单元。所述N个平面中的每个均包括栅线(26,14,28)，所述栅线跨过在其中的所述存储器单元的所述行来延伸，但不延伸到非易失性存储器单元的N个平面的其它平面。控制器被配置为将多个数据字中的每个分成N个分段字，并且将每个数据字的N个分段字中的每个编程到非易失性存储器单元的N个平面中的不同的一个中。所述控制器针对所述编程使用编程电流和编程时间周期，并且可被配置为以因数改变所述编程电流，并且以所述因数相反地改变所述编程时间周期。
-
公开(公告)号：CN107646133A
公开(公告)日：2018-01-30
申请号：CN201680031307.5
申请日：2016-04-26
Applicant: 硅存储技术公司
CPC classification number: G11C16/30 , G11C5/14 , G11C8/10 , G11C16/08 , G11C16/10 , G11C16/28 , G11C16/32 , G11C29/14 , G11C2207/2227
Abstract: 本发明涉及一种用于闪存存储器系统中的低功率操作的电路和方法。在选择解码电路路径的所公开实施方案中，在省电或关闭模式期间使用上拉电路和下拉电路在某些输出节点处保存值，从而允许主电源关闭，同时仍然保持所述值。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.019 seconds)
