-
公开(公告)号：CN119835975A
公开(公告)日：2025-04-15
申请号：CN202411890356.7
申请日：2024-12-20
Applicant: 电子科技大学广东电子信息工程研究院 , 电子科技大学
Abstract: 本发明提供一种功率半导体器件，包括：P型衬底、P型外延层、N型阱区、P型体区、第一P型重掺杂区、第一N型重掺杂区、第二N型重掺杂区、栅氧化层、第一氧化层、多晶硅控制栅电极、多晶硅分离嵌入栅电极、单层浮空场板；源极金属覆盖在第一P型重掺杂区和第一N型重掺杂区表面，漏极金属覆盖在第二N型重掺杂区表面。本发明通过在基于STI工艺的隔离氧化层上引入等间距的单层浮空场板，平滑表面电场分布，降低STI拐角以及分离嵌入栅引入的高峰值电场和强碰撞电离率，改善器件热载流子效应，同时浮空场板可以辅助耗尽，使电流路径远离器件表面，减少了器件表面产生的载流子数目，器件可靠性得以提升。
-
公开(公告)号：CN118472011A
公开(公告)日：2024-08-09
申请号：CN202410700044.9
申请日：2024-05-31
Applicant: 电子科技大学广东电子信息工程研究院
IPC: H01L29/06 , H01L29/423 , H01L29/78
Abstract: 本发明提供一种功率半导体器件，包括：P型衬底、N型外延层、介质层、多晶硅控制栅极、多晶硅屏蔽栅极、金属电极；引入分离栅可以增强对漂移区的辅助耗尽作用以优化器件电场分布，提升器件的耐压，可以进一步提高N型外延层的掺杂浓度以降低器件导通电阻，因此器件具有高耐压和低导通电阻的特性，此外分离栅结构可以降低器件的CGD，降低了器件的动态损耗。该器件对比同档位的LDMOS具有更小的尺寸且仅需要考虑纵向电场；对比同档位的纵向沟槽型分离栅晶体管又无需纵向器件30微米至200微米的衬底，减小了衬底电阻对导通电阻的影响，同时可以实现与其他横向器件的集成。该器件结构为传统的沟槽型分离栅器件提供了新的思路。
-
公开(公告)号：CN118553785A
公开(公告)日：2024-08-27
申请号：CN202410615594.0
申请日：2024-05-17
Applicant: 电子科技大学广东电子信息工程研究院
Abstract: 本发明提供一种功率半导体器件，包括第二导电类型衬底、第二导电类型外延、第一导电类型阱区、第二导电类型阱区、第一导电类型重掺杂接触区、第二导电类型重掺杂接触区、栅氧化层、多晶硅栅极、介质氧化层、金属漏极、金属源极。本发明通过在传统功率半导体器件漂移区内的热载流子薄弱点注入额外的第二导电类型区，将多数载流子的流通路径推离硅与二氧化硅界面，降低了载流子在该薄弱点处从电场中获得的能量，从而降低了热载流子在该薄弱点的注入概率，提高了功率半导体器件的可靠性。本发明可以显著地降低功率半导体器件在开态应力、不同栅压下器件参数的退化。
-
公开(公告)号：CN112670695A
公开(公告)日：2021-04-16
申请号：CN202011530285.1
申请日：2020-12-22
Applicant: 西安电子科技大学 , 西安电子科技大学芜湖研究院
Abstract: 本发明公开了一种基于无金工艺的微带传输线结构及制备方法，制备方法包括：选取半导体基片；在半导体基片上制备绝缘层；在绝缘层上制备钝化层；在钝化层上制备微带线金属开孔区；在微带线金属开孔区以及未开孔的钝化层上进行光刻，以暴露微带线金属开孔区；在微带线金属开孔区内依次制备第一微带金属层和第二微带金属层；在第一微带金属层侧壁、第二微带金属层上及第二微带金属层侧壁制备钝化层。本发明采用粘附性好的Ti金属材料作为第一层微带线金属，从而增大了接触面积，降低了接触电阻，且用Ti金属材料作为第一层微带线金属，所需制备的金属层的厚度将大大降低，从而本发明所制备的微带传输线结构不仅具有良好的微波特性，降低了制造成本。
-
公开(公告)号：CN112670695B
公开(公告)日：2022-04-22
申请号：CN202011530285.1
申请日：2020-12-22
Applicant: 西安电子科技大学 , 西安电子科技大学芜湖研究院
Abstract: 本发明公开了一种基于无金工艺的微带传输线结构及制备方法，制备方法包括：选取半导体基片；在半导体基片上制备绝缘层；在绝缘层上制备钝化层；在钝化层上制备微带线金属开孔区；在微带线金属开孔区以及未开孔的钝化层上进行光刻，以暴露微带线金属开孔区；在微带线金属开孔区内依次制备第一微带金属层和第二微带金属层；在第一微带金属层侧壁、第二微带金属层上及第二微带金属层侧壁制备钝化层。本发明采用粘附性好的Ti金属材料作为第一层微带线金属，从而增大了接触面积，降低了接触电阻，且用Ti金属材料作为第一层微带线金属，所需制备的金属层的厚度将大大降低，从而本发明所制备的微带传输线结构不仅具有良好的微波特性，降低了制造成本。
-
Patent Agency Ranking
公开(公告)号：CN113935268B
公开(公告)日：2024-06-11
申请号：CN202111388650.4
申请日：2021-11-22
Applicant: 电子科技大学
IPC: G06F30/367 , G06F30/373 , H01L29/739
Abstract: 本发明提供一种高压阳极短路横向绝缘栅双极晶体管(SA‑LIGBT)的等效电路模型及仿真方法，包括：核心场效应管；核心三极管；第一漏端电阻，该电阻连接到核心场效应管的漏极且与第二漏端电阻串联；第二漏端电阻，该电阻与第一漏端电阻串联且该电阻第二端用作高压晶体管的集电极；核心三极管基极电阻，该电阻的一端连接到第一漏端电阻和第二漏端电阻串联的中点并且第二端连接到核心三极管的基极；核心三极管发射极电阻，该电阻的第一端连接到核心三极管的发射极并且第二端作为高压晶体管的集电极；发射极电阻，该电阻的一端连接到核心场效应管的源极且第二端用作高压晶体管的发射极。相比传统模型，本发明提高了SA‑LIGBT模型从MOS状态过渡到IGBT工作状态的精度。
-
公开(公告)号：CN113794447B
公开(公告)日：2024-03-19
申请号：CN202110881464.8
申请日：2021-08-02
Applicant: 西安电子科技大学
Abstract: 本发明公开了一种有源倍频器，包括依次连接的输入匹配网络、耦合网络、有源倍频核以及输出匹配网络，其中，所述耦合网络包括功分器网络和耦合器网络；所述输入匹配网络的一端连接信号输入端，另一端连接所述功分器网络的输入端；所述功分器网络的输出端连接所述耦合器网络的输入端，所述耦合器网络的输出端连接所述倍频核。本发明提供的有源倍频器不仅可以简化电路结构，减小电路面积，降低设计难度；还能够实现较宽的带宽，确保了倍频器的输出信号稳定性，同时提升了信号隔离度，进而提升了电路性能。
-
公开(公告)号：CN114171588B
公开(公告)日：2023-05-26
申请号：CN202111473730.X
申请日：2021-11-29
Applicant: 电子科技大学
IPC: H01L29/417 , H01L29/423 , H01L29/78 , H01L21/336 , H01L21/28
Abstract: 本发明提供一种双向导通槽栅功率MOS器件结构及其制造方法，在硅片表面形成栅极、源极和漏极，实现双向导通双向耐压的功率MOS器件，可用于锂电池BMS防护等应用环境下。相比于传统BMS中采用双管串联的方式以及其他实现双向导通的结构，本发明提出的器件结构具有以下优点：第一，本发明提出的器件仅需要占据传统方式一半甚至更小的面积，极大地提高了集成度；第二，本发明所提出的器件结构制造工艺简单且制造成本也不高，降低了工艺制造上的问题；第三，本发明所提出的器件结构漏极和源极可以对换，实现上真正意义上的对称结构和双向导通双向耐压；第四，本发明所提出的器件结构由于漏极、源极和栅极均在硅片表面，因此易于集成，增加了应用环境。
-
公开(公告)号：CN112653395B
公开(公告)日：2023-03-14
申请号：CN202011572921.7
申请日：2020-12-24
Applicant: 西安电子科技大学
Abstract: 本发明公开了一种提高多级MMIC功率放大器增益平坦度的电路设计方法，包括根确定多级级联MMIC功率放大器的级联个数以及每一级所需要并联的晶体管个数；对多级级联MMIC功率放大器进行稳定性分析得到平衡增益稳定网络的添加结果；在每一级晶体管的栅极添加平衡增益稳定网络，且晶体管的稳定因子K值均大于预设阈值；将工作频段划分为与级联个数的数量相等的若干子工作频段；调节平衡增益稳定网络的参数，以使多级级联MMIC功率放大器的每一级晶体管的增益在对应的子工作频段的稳定因子K值不同；得到最终的多级级联MMIC功率放大器。本发明提在实现多级晶体管级联后，整体的电路性能有所提升，实现功放平坦小信号增益的设计，从而能够满足卫星通讯等应用的需求。
-
公开(公告)号：CN115630603A
公开(公告)日：2023-01-20
申请号：CN202211221909.0
申请日：2022-10-08
Applicant: 西安电子科技大学
IPC: G06F30/392 , H01L29/778
Abstract: 本发明提供了一种基于并联子器件的GaN Fin‑like HEMT建模方法，通过获取GaN Fin‑like HEMT的结构信息从而确定器件包含的栅下区域；确定本征参数对应的本征电路结构；将刻蚀区域的本征电路结构与非刻蚀区域的本征电路结构进行并联，以构建GaN Fin‑like HEMT的本征等效电路模型，从而提升模型对器件本征参数非线性特性的表征精度，之后对本征等效电路模型进行简化，以提高电路分析效率，利用简化模型分析GaN Fin‑like HEMT的本征参数，获得分析结果。因此本发明实现对GaN Fin‑like HEMT的本征参数的准确拟合，提供给研发人员从而降低研发周期以及投入成本。
-
-
-
-
-
-
-
-
-
Search Results
37
records
(took 0.059 seconds)
