公开(公告)号：CN119835975A

公开(公告)日：2025-04-15

申请号：CN202411890356.7

申请日：2024-12-20

Applicant: 电子科技大学广东电子信息工程研究院 ,  电子科技大学

Inventor： 乔明 ,  王嘉璐 ,  刘文良 ,  黎奕辰 ,  黄柯月 ,  陈簿江 ,  张波

IPC: H10D30/65 ,  H10D64/00

Abstract: 本发明提供一种功率半导体器件，包括：P型衬底、P型外延层、N型阱区、P型体区、第一P型重掺杂区、第一N型重掺杂区、第二N型重掺杂区、栅氧化层、第一氧化层、多晶硅控制栅电极、多晶硅分离嵌入栅电极、单层浮空场板；源极金属覆盖在第一P型重掺杂区和第一N型重掺杂区表面，漏极金属覆盖在第二N型重掺杂区表面。本发明通过在基于STI工艺的隔离氧化层上引入等间距的单层浮空场板，平滑表面电场分布，降低STI拐角以及分离嵌入栅引入的高峰值电场和强碰撞电离率，改善器件热载流子效应，同时浮空场板可以辅助耗尽，使电流路径远离器件表面，减少了器件表面产生的载流子数目，器件可靠性得以提升。

公开(公告)号：CN118472011A

公开(公告)日：2024-08-09

申请号：CN202410700044.9

申请日：2024-05-31

Applicant: 电子科技大学广东电子信息工程研究院

Inventor： 乔明 ,  黎奕辰 ,  陈簿江 ,  王嘉璐 ,  刘文良 ,  黄柯月 ,  史则升 ,  张波

IPC: H01L29/06 ,  H01L29/423 ,  H01L29/78

Abstract: 本发明提供一种功率半导体器件，包括：P型衬底、N型外延层、介质层、多晶硅控制栅极、多晶硅屏蔽栅极、金属电极；引入分离栅可以增强对漂移区的辅助耗尽作用以优化器件电场分布，提升器件的耐压，可以进一步提高N型外延层的掺杂浓度以降低器件导通电阻，因此器件具有高耐压和低导通电阻的特性，此外分离栅结构可以降低器件的CGD，降低了器件的动态损耗。该器件对比同档位的LDMOS具有更小的尺寸且仅需要考虑纵向电场；对比同档位的纵向沟槽型分离栅晶体管又无需纵向器件30微米至200微米的衬底，减小了衬底电阻对导通电阻的影响，同时可以实现与其他横向器件的集成。该器件结构为传统的沟槽型分离栅器件提供了新的思路。

公开(公告)号：CN118800724A

公开(公告)日：2024-10-18

申请号：CN202410699546.4

申请日：2024-05-31

Applicant: 电子科技大学

Inventor： 王卓 ,  黎奕辰 ,  陈簿江 ,  乔明 ,  刘文良 ,  王嘉璐 ,  黄柯月 ,  史则升 ,  张波

IPC: H01L21/768

Abstract: 本发明提供一种纵向功率器件的背部低阻通孔结构的制造方法，通过在衬底刻蚀沟槽并淀积重掺杂的多晶硅形成背部低阻通孔结构，进一步的减少器件的衬底电阻和降低器件的静态功耗，该制造方法无需付出更加高昂的成本或使用更加先进的工艺技术用来减薄器件的衬底，更容易实现降低器件的衬底电阻。