基于基片集成鳍线结构的开关

    公开(公告)号:CN115568094B

    公开(公告)日:2025-03-28

    申请号:CN202211209564.7

    申请日:2022-09-30

    Abstract: 本发明公开了一种基于基片集成鳍线结构的开关,属于射频技术领域。本发明所述基于基片集成鳍线结构的开关具有制造成本低,制作方式简单,能形成自封装整体,自带低频滤波效果等优势;通过多层介质基板叠层压合实现,具有较低损耗、色散弱、结构简易,体积小,成本低,可实现自封装、以及容易与其他射频电路集成等优点。相比于现有的使用多层介质基板构成的鳍线结构,本发明解决了各种器件与功能模块在鳍线上装载的问题,扩展基片集成鳍线实现的功能,增加应用场景;将三维的功能结构变为二维功能结构,有利于直接在集成电路中设计鳍线功能区,可以使电路与基片集成鳍线有效结合。

    基于基片集成鳍线结构的开关

    公开(公告)号:CN115568094A

    公开(公告)日:2023-01-03

    申请号:CN202211209564.7

    申请日:2022-09-30

    Abstract: 本发明公开了一种基于基片集成鳍线结构的开关,属于射频技术领域。本发明所述基于基片集成鳍线结构的开关具有制造成本低,制作方式简单,能形成自封装整体,自带低频滤波效果等优势;通过多层介质基板叠层压合实现,具有较低损耗、色散弱、结构简易,体积小,成本低,可实现自封装、以及容易与其他射频电路集成等优点。相比于现有的使用多层介质基板构成的鳍线结构,本发明解决了各种器件与功能模块在鳍线上装载的问题,扩展基片集成鳍线实现的功能,增加应用场景;将三维的功能结构变为二维功能结构,有利于直接在集成电路中设计鳍线功能区,可以使电路与基片集成鳍线有效结合。

    一种分步多位量化的8位ADC电路
    4.
    发明公开

    公开(公告)号:CN119966413A

    公开(公告)日:2025-05-09

    申请号:CN202510056726.5

    申请日:2025-01-14

    Abstract: 本发明属于模拟集成电路技术领域,具体涉及一种分步多位量化的8位ADC电路;包括:SIG—DAC电容阵列接收差分输入信号VIP和VIN,连接第一个使能信号模块和5个比较器,用于主信号的逐次逼近;REF‑DAC电容阵列接收差分输入信号VREFP和VREFN,连接第二个使能信号模块和5个比较器,用于产生阈值电压;异步时钟模块连接第二个使能信号模块、锁存器阵列和5个比较器;锁存器阵列由17个锁存器电路组成,还连接第一个使能信号模块、5个比较器以及串联的2个译码器模块;本发明增加了ADC的整体性能的同时不增加额外的时钟相位,增加了ADC对比较误差的容忍度,需要的总时钟数量更少,异步时钟模块更简单。

    一种流水式折叠内插型模数转换器

    公开(公告)号:CN115967401A

    公开(公告)日:2023-04-14

    申请号:CN202211595844.6

    申请日:2022-12-12

    Abstract: 本发明涉及集成电路领域,具体涉及一种流水式折叠内插型模数转换器。本发明包括含冗余信息的折叠插值结构和纠错逻辑电路,利用本级的冗余信息和后级的原始量化信息等对本级原始量化信息进行纠错,再送入编码电路以产生正确的数据转换结果,可降低对比较器失调电压等误差的要求。纠错逻辑电路通过:过零点检测电路确定本级折叠量化曲线过零点的位置范围,边沿校正信号产生电路产生与后级数据位对齐的边沿校正信号,控制电路产生正确的量化信息。解决了现有流水式折叠插值结构模数转换器的数据转换结果,因为折叠量化曲线过零点的正确性、或比较器由于精度限制或失调电压出错,导致最终数据最终转换结果发生错误的问题。

Patent Agency Ranking