-
公开(公告)号：CN105580141B
公开(公告)日：2018-12-28
申请号：CN201480048369.8
申请日：2014-07-09
Applicant: 瓦里安半导体设备公司
Inventor： 安德鲁·M·怀特 , 乔纳森·吉罗德·英格兰 , 拉杰许·普拉撒度
IPC: H01L27/11582 , H01L29/792 , H01L21/336
Abstract: 本发明提供一种在三维结构中产生经掺杂的垂直通道的制程，其中垂直通道由氧化物‑氮化物‑氧化物堆叠所包围，所述制程包括：穿过氧化物‑氮化物‑氧化物堆叠蚀刻出孔洞；沿着孔洞中的侧壁沉积多晶硅材料；以及使用多个高能离子布植来将掺质离子植入多晶硅材料中，多个高能离子布植各具有至少200keV的植入能量，且其中多个高能离子布植的至少一个是使用至少1MeV的植入能量来进行。藉由通过ONO堆叠，各离子到达的分布范围可不同于由垂直布植产生的分布范围。
-
公开(公告)号：CN111566781A
公开(公告)日：2020-08-21
申请号：CN201880085850.2
申请日：2018-12-18
Applicant: 瓦里安半导体设备公司
IPC: H01L21/02 , H01L21/027
Abstract: 一种方法可包含在器件结构上形成牺牲性掩模，牺牲性掩模包括碳基材料。方法可更包含蚀刻牺牲性掩模的暴露区中的存储器结构，将蚀刻增强物质植入到牺牲性掩模中，以及在小于350℃的蚀刻温度下执行湿式蚀刻以选择性地去除牺牲性掩模。
-
公开(公告)号：CN111566781B
公开(公告)日：2023-09-12
申请号：CN201880085850.2
申请日：2018-12-18
Applicant: 瓦里安半导体设备公司
IPC: H01L21/02 , H01L21/027
Abstract: 一种牺牲性掩模的去除方法可包含在器件结构上形成牺牲性掩模，牺牲性掩模包括碳基材料。牺牲性掩模的去除方法可更包含蚀刻牺牲性掩模的暴露区中的存储器结构，将蚀刻增强物质植入到牺牲性掩模中，以及在小于350℃的蚀刻温度下执行湿式蚀刻以选择性地去除牺牲性掩模。
-
公开(公告)号：CN105580141A
公开(公告)日：2016-05-11
申请号：CN201480048369.8
申请日：2014-07-09
Applicant: 瓦里安半导体设备公司
Inventor： 安德鲁·M·怀特 , 乔纳森·吉罗德·英格兰 , 拉杰许·普拉撒度
IPC: H01L29/788 , H01L21/8247 , H01L27/115
CPC classification number: H01L27/11582 , H01L21/265 , H01L21/26506 , H01L21/2652 , H01L21/26586 , H01L29/66833 , H01L29/7926
Abstract: 揭示一种在垂直快闪式元件中掺杂多晶通道的方法。此方法使用多个高能离子布植以在通道的不同深度处掺杂通道。在一些实施例中，此些离子布植是以偏移法线方向的角度进行，使得植入的离子通过周围ONO堆叠的至少一部分。藉由通过ONO堆叠，各离子到达的分布范围可不同于由垂直布植产生的分布范围。
-
-
-
Search Results
4
records
(took 0.018 seconds)
