-
公开(公告)号：CN105388801B
公开(公告)日：2019-05-28
申请号：CN201510535861.4
申请日：2015-08-27
Applicant: 瑞萨电子株式会社
IPC: G05B19/042
CPC classification number: B60W30/09 , B60W10/04 , B60W10/06 , B60W10/18 , B60W10/184 , B60W10/20 , B60W50/00 , B60W50/0205 , B60W50/029 , B60W50/045 , B60W50/14 , B60W2050/0006 , B60W2050/0045 , B60W2050/0052 , B60W2050/009 , B60W2420/42 , B60W2420/52 , B60W2550/20 , B60W2710/18 , B60W2710/20 , B60W2720/10 , B60Y2304/076 , G05B15/02 , G05B19/0423 , G05B2219/25032 , G06F13/00 , G06K9/00362 , G06K9/00805 , G08G1/166 , G08G1/167 , H04L12/00 , H04L12/6418
Abstract: 本发明涉及控制系统、中继装置和控制方法。根据本发明的控制系统(9)被安装在移动物体上。所述控制系统(9)包括：观察装置(92)，其发送指示所述移动物体的周围的观察结果的观察结果数据；第一控制指令装置(91)，其发送指示基于观察结果数据确定的控制内容的第一控制数据；移动控制装置(93)，其控制移动物体的移动；以及中继装置(95)，其将第一控制指令装置(91)发送的第一控制数据中继至移动控制装置(93)。当向控制系统(9)提供发送指示基于观察结果数据确定的控制内容的第二控制数据的第二控制指令装置(94)时，中继装置(95)将第二控制数据而非第一控制数据发送到移动控制装置(93)。
-
公开(公告)号：CN105388801A
公开(公告)日：2016-03-09
申请号：CN201510535861.4
申请日：2015-08-27
Applicant: 瑞萨电子株式会社
IPC: G05B19/042
CPC classification number: B60W30/09 , B60W10/04 , B60W10/06 , B60W10/18 , B60W10/184 , B60W10/20 , B60W50/00 , B60W50/0205 , B60W50/029 , B60W50/045 , B60W50/14 , B60W2050/0006 , B60W2050/0045 , B60W2050/0052 , B60W2050/009 , B60W2420/42 , B60W2420/52 , B60W2550/20 , B60W2710/18 , B60W2710/20 , B60W2720/10 , B60Y2304/076 , G05B15/02 , G05B19/0423 , G05B2219/25032 , G06F13/00 , G06K9/00362 , G06K9/00805 , G08G1/166 , G08G1/167 , H04L12/00 , H04L12/6418 , G05B19/042 , G05B2219/25314
Abstract: 本发明涉及控制系统、中继装置和控制方法。根据本发明的控制系统(9)被安装在移动物体上。所述控制系统(9)包括：观察装置(92)，其发送指示所述移动物体的周围的观察结果数据；第一控制指令装置(91)，其发送指示基于观察结果数据确定的控制内容的第一控制数据；移动控制装置(93)，其控制移动物体的移动；以及中继装置(95)，其将第一控制指令装置(91)发送的第一控制数据中继至移动控制装置(93)。当向控制系统(9)提供发送指示基于观察结果数据确定的控制内容的第二控制数据的第二控制指令装置(94)时，中继装置(95)将第二控制数据而非第一控制数据发送到移动控制装置(93)。
-
公开(公告)号：CN104281217B
公开(公告)日：2019-11-05
申请号：CN201410330526.6
申请日：2014-07-11
Applicant: 瑞萨电子株式会社
IPC: G06F1/16
Abstract: 本发明涉及微型计算机。本发明公开了一种对于中断控制系统的异常进行检测的技术，尤其涉及一种无需将所有电路进行二元化、无需花费时间制作内建自测试的测试模式，且不会大幅增加功耗的情况下便可检测出中断控制系统的异常的技术。在从中断控制器到中央处理器的中断信号系统中使用定时器等定期产生测试中断请求，并通过中断处理例程对中断控制器内的中断请求标记的状态进行确认，如果检测到同一中断请求标记连续2次或2次以上处于设置状态时，便可认定该中断信号系统存在故障的可能性很高，所以可判断其存在异常。
-
公开(公告)号：CN109947674B
公开(公告)日：2024-08-30
申请号：CN201811557353.6
申请日：2018-12-19
Applicant: 瑞萨电子株式会社
Inventor： 坪井幸利
Abstract: 本申请涉及数据处理器件和数据处理方法。本发明用于使用ECC提高数据错误检测中的检测性能。数据处理器件1包括编码器器件2，编码器器件2包括：编码器单元，用于通过根据第一ECC生成矩阵执行操作来生成ECC；以及编码器单元5，用于通过根据第二ECC生成矩阵执行操作来生成ECC，所述第二ECC生成矩阵通过置换第一ECC生成矩阵的列而获得。编码器单元4为第一数据生成第一ECC。编码器单元5为通过置换第一数据的位而获得的第二数据生成第二ECC。
-
公开(公告)号：CN104977523B
公开(公告)日：2019-09-10
申请号：CN201510171209.9
申请日：2015-04-10
Applicant: 瑞萨电子株式会社
IPC: G01R31/28
Abstract: 本发明涉及半导体器件、诊断测试和诊断测试电路。防止因为故障诊断导致的在操作性能上的变差。根据本发明的半导体器件(90)包括：多个CPU内核(91)至(94)，每一个包括扫描链；以及，诊断测试电路(95)，其通过使用CPU内核的扫描链对于该多个CPU内核(91)至(94)执行扫描测试。诊断测试电路(95)在周期性基础上以预定顺序来对多个CPU内核(91)至(94)中的每一个执行扫描测试，以使得扫描测试的执行时间段彼此不重叠。
-
Patent Agency Ranking
公开(公告)号：CN107154276B
公开(公告)日：2023-12-08
申请号：CN201710126513.0
申请日：2017-03-02
Applicant: 瑞萨电子株式会社
Abstract: 本发明涉及一种半导体装置和存储器访问控制方法，旨在检测地址信号系统在存储器访问中的故障。根据本发明的半导体装置包括：地址转换电路，基于用于存储数据的第一地址来生成用于将错误检测代码存储在存储器中的第二地址；写入电路，将数据写入第一地址并且将错误检测代码写入第二地址；和读取电路，读取来自第一地址的数据，读取来自第二地址的错误检测代码，并且基于数据和错误检测代码来检测错误。地址转换电路通过修改第一地址的至少一个位的值，以使错误检测代码的存储位置偏移到所述数据的存储位置，并且通过使其它位当中的规定的数量的位的值反转或者使规定的数量的位的顺序重排，来生成地址作为第二地址。
-
公开(公告)号：CN114114059A
公开(公告)日：2022-03-01
申请号：CN202110391065.3
申请日：2021-04-12
Applicant: 瑞萨电子株式会社
Abstract: 本公开涉及一种异常电源电压检测设备和用于检测异常电源电压的方法，该异常电源电压检测设备具有根据每个半导体芯片的半导体元件的特性来精确地检测异常电压的功能。用于操作调节功能的电路组具有防止逻辑系统的电源电压变得异常的影响的功能，诸如在半导体产品故障的控制。此外，它具有检测半导体产品中各种电源的异常电压的功能。它还具有在使用半导体产品期间，在正常电源电压范围内测试异常电压检测功能的功能。
-
公开(公告)号：CN104765650B
公开(公告)日：2019-11-29
申请号：CN201510009451.6
申请日：2015-01-08
Applicant: 瑞萨电子株式会社
Abstract: 本发明涉及一种数据处理装置。包括处理器和存储器的数据处理装置具有奇偶校验位/ECC编码器电路和奇偶校验位/ECC解码器电路。奇偶校验位/ECC编码器电路设置在用于将数据写入存储器的信号路径中，包括用于从要写入的数据生成多个位的奇偶校验位的奇偶校验位生成电路，并且将所生成的奇偶校验位连同该数据写入到存储器中。奇偶校验位/ECC解码器电路设置在用于从存储器读取数据的信号路径中，并且包括奇偶校验位校验单元。奇偶校验位生成电路被配置成使得构成数据的多个位中的每一个有助于至少两个位的奇偶校验位的生成。因此，奇偶校验位校验单元能高速地检测两位错误。
-
公开(公告)号：CN109947674A
公开(公告)日：2019-06-28
申请号：CN201811557353.6
申请日：2018-12-19
Applicant: 瑞萨电子株式会社
Inventor： 坪井幸利
Abstract: 本申请涉及数据处理器件和数据处理方法。本发明用于使用ECC提高数据错误检测中的检测性能。数据处理器件1包括编码器器件2，编码器器件2包括：编码器单元，用于通过根据第一ECC生成矩阵执行操作来生成ECC；以及编码器单元5，用于通过根据第二ECC生成矩阵执行操作来生成ECC，所述第二ECC生成矩阵通过置换第一ECC生成矩阵的列而获得。编码器单元4为第一数据生成第一ECC。编码器单元5为通过置换第一数据的位而获得的第二数据生成第二ECC。
-
公开(公告)号：CN107154276A
公开(公告)日：2017-09-12
申请号：CN201710126513.0
申请日：2017-03-02
Applicant: 瑞萨电子株式会社
CPC classification number: G06F11/1016 , G06F11/1044 , G11C29/42 , G06F11/1012
Abstract: 本发明涉及一种半导体装置和存储器访问控制方法，旨在检测地址信号系统在存储器访问中的故障。根据本发明的半导体装置包括：地址转换电路，基于用于存储数据的第一地址来生成用于将错误检测代码存储在存储器中的第二地址；写入电路，将数据写入第一地址并且将错误检测代码写入第二地址；和读取电路，读取来自第一地址的数据，读取来自第二地址的错误检测代码，并且基于数据和错误检测代码来检测错误。地址转换电路通过修改第一地址的至少一个位的值，以使错误检测代码的存储位置偏移到所述数据的存储位置，并且通过使其它位当中的规定的数量的位的值反转或者使规定的数量的位的顺序重排，来生成地址作为第二地址。
-
-
-
-
-
-
-
-
-
Search Results
13
records
(took 0.019 seconds)
