-
公开(公告)号:CN110457055B
公开(公告)日:2023-06-09
申请号:CN201910686476.8
申请日:2019-07-29
Applicant: 珠海一微半导体股份有限公司
Abstract: 本发明公开一种面向快充协议的固件升级控制方法、系统及控制终端,包括:步骤1、当接受到升级握手命令后,控制从机设备中的USB功能的正负极数据引脚连接到数据线缆的接口上的预设正负数据引脚;步骤2、根据升级握手命令设置检测标志位;步骤3、根据设置的检测标志位,控制预设正负数据引脚切换连接到从机设备中的用于I2C协议的串行总线引脚;步骤4、根据设置的检测标志位,控制从机设备通过I2C协议接收主机发送的待升级的固件,并更新升级固件;步骤5、根据固件的更新情况改变相应的检测标志位,再重复上述步骤;步骤6、当接收到升级完成命令时,控制USB功能的正负极数据引脚切换连接预设正负数据引脚。提高固件升级有效性。
-
公开(公告)号:CN116226032A
公开(公告)日:2023-06-06
申请号:CN202310159789.4
申请日:2023-02-24
Applicant: 珠海一微半导体股份有限公司
IPC: G06F15/78
Abstract: 本申请公开用于DDR存储器的读控制系统,读控制系统包括MCU、片外cache、以及DDR接口控制器;读控制系统被配置为读取DDR存储器;DDR存储器用于存储像素数据;DDR接口控制器与MCU读控制系统外部的DDR存储器连接,DDR接口控制器用于按照第一预设操作模式从DDR存储器读取像素数据;片外cache内设多条缓存行;片外cache通过DDR接口控制器读取像素数据,并将读取的像素数据暂存到对应一条缓存行内,当读取到的多行像素数据填满所有缓存行时,确定获取到一个检测窗口所覆盖的像素数据;每条缓存行都与MCU连接,以使MCU同时读取到各条缓存行内的像素数据,或先后读取到相应一条缓存行内的像素数据;其中,MCU是按照第二预设操作模式读取每条缓存行内的像素数据。
-
公开(公告)号:CN109933481B
公开(公告)日:2022-08-09
申请号:CN201910189515.3
申请日:2019-03-13
Applicant: 珠海一微半导体股份有限公司
Inventor: 林立
IPC: G06F11/267 , G06F11/273 , G06F21/72
Abstract: 本发明公开一种JTAG接口的解锁系统和JTAG解锁控制方法,该解锁系统包括JTAG解锁主控芯片和JTAG解锁终端;JTAG解锁主控芯片内置的随机数发生器分别为JTAG解锁主控芯片和JTAG解锁终端提供待合成解锁密钥明文和JTAG解锁命令明文,JTAG解锁主控芯片和JTAG解锁终端将其密钥存储区的密钥数据与待合成解锁密钥明文拼接成JTAG解锁密钥,控制JTAG解锁密钥在JTAG解锁终端内加密JTAG解锁命令明文,再送回JTAG解锁主控芯片内解密,并将解密得到的命令明文与随机数发生子模块所产生的比较,若相同则控制JTAG解锁主控芯片内置的JTAG接口模块进入临时解锁状态。提高JTAG调试的安全性。
-
公开(公告)号:CN118733127A
公开(公告)日:2024-10-01
申请号:CN202310332096.0
申请日:2023-03-31
Applicant: 珠海一微半导体股份有限公司
IPC: G06F9/4401 , G06F11/30 , G06F13/42
Abstract: 本申请公开BootROM中系统控制方法和芯片系统,所述BootROM中系统控制方法包括:基于USB模块寄存器与USB物理层的DM信号线和DP信号线连接的方式实时监测USB物理层的DM信号和DP信号;根据USB模块寄存器实时监测的DM信号和DP信号的电平状态监测USB总线复位信号;根据USB总线复位信号的监测情况配置USB插入标志位;控制系统根据USB插入标志位进入相应的启动模式或升级模式。本申请无需等待USB总线复位完成后才能够获取USB总线复位信号,而是通过DM信号和DP信号的电平状态实现对USB总线复位信号的实时监测,避开了USB总线复位过程所需耗费的200至300毫秒,有效加快BootROM中区分系统启动或升级操作的效率。
-
公开(公告)号:CN109990895B
公开(公告)日:2024-02-20
申请号:CN201910374752.7
申请日:2019-05-07
Applicant: 珠海一微半导体股份有限公司
IPC: G01J1/42
Abstract: 本发明公开一种抑制环境光干扰的红外接收系统及SOC芯片,该红外接收系统包括红外接收器、ADC转换器、数字滤波器和电阻切换模块;ADC转换器的信号输入端连接红外接收器的信号输出端;数字滤波器的采样输入端连接ADC转换器的信号输出端,电阻切换模块的信号输出端连接红外接收器的信号输出端,电阻切换模块的控制输入端连接数字滤波器的信号输出端。该SOC芯片与外部的红外接收器相连接,该SOC芯片集成毛刺滤波模块、ADC转换器、数字滤波器以及电阻切换模块,电阻切换模块内部可供选择的电阻值与不同光强度相匹配。本发明依靠同一个电路系统自动选通匹配阻值的上拉电阻以适应在各种强度的环境光中执行正常的红外检测功能。
-
公开(公告)号:CN116069389A
公开(公告)日:2023-05-05
申请号:CN202310159736.2
申请日:2023-02-24
Applicant: 珠海一微半导体股份有限公司
Abstract: 本申请公开一种MCU访问系统,MCU访问系统包括cache存储器和MCU;MCU用于通过cache存储器对DDR存储器进行访问;cache存储器连接在MCU和DDR存储器之间;cache存储器和DDR存储器设置在MCU的外部;其中,cache存储器用于以突发传输操作的方式访问DDR存储器;MCU用于以单次传输操作的方式或以突发传输操作的方式访问cache存储器。
-
公开(公告)号:CN113345510B
公开(公告)日:2022-06-10
申请号:CN202110724468.5
申请日:2021-06-29
Applicant: 珠海一微半导体股份有限公司
Abstract: 本发明公开一种FLASH的容量识别方法及容量识别系统,所述容量识别方法包括:步骤1、在FLASH内设置出标准起始地址处的初始块空间,在擦除初始块空间后将与初始块空间的地址对应的第一批测试数据写入;步骤2、在FLASH内设置出起始容量识别地址,并在FLASH内设置出以起始容量识别地址为起始地址的待测块空间,在擦除待测块空间后将与待测块空间的地址对应的第二批测试数据写入;步骤3、判断从初始块空间内读取出预配置数量个字节的数据与从待测块空间读取出的预配置数量个字节的数据是否满足预设匹配条件,是则确定识别出FLASH的有效容量信息。能够兼容不同类型的FLASH的容量识别。
-
公开(公告)号:CN113641595B
公开(公告)日:2023-08-11
申请号:CN202110867815.X
申请日:2021-07-30
Applicant: 珠海一微半导体股份有限公司
Abstract: 本发明公开一种独立块保护模式的SPI FLASH在BROM阶段的类型识别方法及系统,仅通过对独立块保护模式FLASH内置寄存器的只读操作,就可以实现SPI FLASH在BROM阶段的类型识别,识别过程简单、快速且通用性强,无任何断电或者电压不稳造成的擦除或者写入数据出错风险,不仅适用于开启独立块保护模式的SPI FLASH,也可以适用于其他不采用块保护模式的SPI FLASH,无新增ID或者SFDP表的软件更新风险,适用于BROM系统。
-
公开(公告)号:CN113641595A
公开(公告)日:2021-11-12
申请号:CN202110867815.X
申请日:2021-07-30
Applicant: 珠海一微半导体股份有限公司
Abstract: 本发明公开一种独立块保护模式的SPI FLASH在BROM阶段的类型识别方法及系统,仅通过对独立块保护模式FLASH内置寄存器的只读操作,就可以实现SPI FLASH在BROM阶段的类型识别,识别过程简单、快速且通用性强,无任何断电或者电压不稳造成的擦除或者写入数据出错风险,不仅适用于开启独立块保护模式的SPI FLASH,也可以适用于其他不采用块保护模式的SPI FLASH,无新增ID或者SFDP表的软件更新风险,适用于BROM系统。
-
公开(公告)号:CN111884495B
公开(公告)日:2024-11-29
申请号:CN202010764266.9
申请日:2020-08-02
Applicant: 珠海一微半导体股份有限公司
Abstract: 本发明公开了一种随开关闭合的放电电路,所述放电电路包括:物理开关子电路、充电开关子电路、供电开关子电路和自举放电子电路;所述物理开关子电路、充电开关子电路、供电开关子电路和自举放电子电路两两之间相互连接;其中,所述物理开关子电路通过控制物理开关的开闭状态进而控制自举放电子电路的充放电工作状态;所述充电开关子电路通过控制充电开关的开闭状态进而控制自举放电子电路的充放电工作状态;所述供电开关子电路通过接收物理开关子电路和充电开关子电路的开闭状态来控制自举放电子电路的充放电工作状态。本发明利用多个开关逻辑电路联动放电电路,实现电路放电可控,提高电路放电速度,缩短残留电压持续时间,延长系统寿命。
-
-
-
-
-
-
-
-
-