-
公开(公告)号：CN109193888B
公开(公告)日：2024-04-02
申请号：CN201811239037.4
申请日：2018-10-23
Applicant: 珠海一微半导体股份有限公司
Inventor： 常子奇
Abstract: 本发明公开一种Type‑c接口的无线充电解决方案，其中无线充电电源系统包括适配器和不集成主控芯片的无线充电发射器，所述适配器包括同时支持快充协议和无线充电协议的充电控制器，和第一Type‑c接口,所述无线充电发射器包括第二Type‑c接口、全桥式驱动电路和发射线圈；所述全桥式驱动电路的控制端与所述第二Type‑c接口上的高速数据引脚连接，所述充电控制器的功能端口与所述第一Type‑c接口上的引脚对应连接，用于根据所述第一Type‑c接口的引脚的电平，调整输使得所述全桥式驱动电路实现驱动所述发射线圈进行无线充电。相对于现有技术，无线充电发射器内不需要无线协议芯片控制发射。
-
公开(公告)号：CN115883058A
公开(公告)日：2023-03-31
申请号：CN202111149828.X
申请日：2021-09-29
Applicant: 珠海一微半导体股份有限公司
IPC: H04L9/06
Abstract: 本发明公开了一种AES数据加解密处理电路及方法，与现有技术相比，本发明所述的AES数据加解密处理电路通过流水线技术实现AES算法的轮内循环，即在当前轮的变换过程中，可以实现下一轮的部分变换，使得AES加解密流程耗费的时钟周期数较少，提高了数据加解密的效率。另外，该电路采用32bit而非64bit（需由两个32bit组成）数据处理位宽的异或运算模块、S盒变换模块以及列混合变换模块，使得AES数据加解密处理电路的面积大大缩小，有利于控制成本，提高市场竞争力。
-
公开(公告)号：CN113065315B
公开(公告)日：2024-06-14
申请号：CN202110317192.9
申请日：2021-03-25
Applicant: 珠海一微半导体股份有限公司
IPC: G06F40/151
Abstract: 本发明提出一种用于描述寄存器的文件的转换控制方法，包括:获取用于描述寄存器的Excel格式文件；逐行对所述用于描述寄存器的Excel格式文件的每个分页遍历并进行合法性检查，得到合法的寄存器描述信息；将合法的寄存器描述信息转换成符合RALF格式的文件。降低因寄存器的设计变化以及转换成符合RALF格式的文件的过程中而带来的出错机会，既促进不同设计模块内的待验证的寄存器的设计规范的一致性，又提高了寄存器的验证效率和准确性，保障了系统设计工作的效率。
-
公开(公告)号：CN113094071B
公开(公告)日：2023-06-09
申请号：CN202110446144.X
申请日：2021-04-25
Applicant: 珠海市一微星科技有限公司 , 珠海一微半导体股份有限公司
Abstract: 本发明公开了一种微控制单元、控制方法及其固件升级方法，该微控制单元包括：OTP存储器，内部配置有地址映射表，用于存储固件；OTP控制器，用于对OTP存储器进行读写操作；中央处理器CPU，用于对函数进行调用和执行；总线接口，用于执行总线读操作；地址映射模块，用于根据地址映射表对调用地址执行地址映射流程。本发明公开的微控制单元基于OTP存储器的地址映射表实现对OTP存储器中的函数的部分或全部更新升级，降低微控制单元的固件升级成本，加快了微控制单元产品的迭代更新速度，使得更多的微控制单元产品使用OTP存储器作为程序可编程存储器成为可能。
-
公开(公告)号：CN113255287B
公开(公告)日：2023-03-14
申请号：CN202110555736.5
申请日：2021-05-21
Applicant: 珠海一微半导体股份有限公司
IPC: G06F30/398 , G06F30/38
Abstract: 本发明公开了一种基于RAL的OTP寄存器验证方法，该方法包括：步骤1：搭建基于RAL的寄存器通用验证平台；步骤2：将随机数据写入OTP器件仿真模型的数据文件中；步骤3：获取当前OTP寄存器抽象级描述文件；步骤4：基于当前寄存器抽象级描述文件，更新基于RAL的寄存器通用验证平台；步骤5：在基于RAL的寄存器通用验证平台上运行预定义的寄存器的复位值验证测试用例，验证OTP控制逻辑正确性。本发明基于寄存器抽象层的验证方法学RAL对OTP寄存器进行双重验证，不仅验证寄存器复位值与读写属性是否符合设计说明书，实现对OTP寄存器的高效验证，还验证了OTP控制逻辑的正确性。
-
Patent Agency Ranking
公开(公告)号：CN116069389A
公开(公告)日：2023-05-05
申请号：CN202310159736.2
申请日：2023-02-24
Applicant: 珠海一微半导体股份有限公司
Abstract: 本申请公开一种MCU访问系统，MCU访问系统包括cache存储器和MCU；MCU用于通过cache存储器对DDR存储器进行访问；cache存储器连接在MCU和DDR存储器之间；cache存储器和DDR存储器设置在MCU的外部；其中，cache存储器用于以突发传输操作的方式访问DDR存储器；MCU用于以单次传输操作的方式或以突发传输操作的方式访问cache存储器。
-
公开(公告)号：CN115883059A
公开(公告)日：2023-03-31
申请号：CN202111149845.3
申请日：2021-09-29
Applicant: 珠海一微半导体股份有限公司
Abstract: 本发明公开了一种AES运算电路及方法，与现有技术相比，本发明通过流水线技术实现AES算法的轮内循环，即在当前轮的变换过程中，可以实现下一轮的部分变换，使得AES加解密流程耗费的时钟周期数较少，提高了数据加解密的效率；另外，由于只对当前密钥进行储存，节省了大量的存储单元，使得AES运算电路的面积大大缩小，有利于降低成本，提高市场竞争力。
-
公开(公告)号：CN113535637B
公开(公告)日：2022-11-15
申请号：CN202110819551.0
申请日：2021-07-20
Applicant: 珠海市一微星科技有限公司 , 珠海一微半导体股份有限公司
IPC: G06F15/78
Abstract: 本发明公开一种运算加速单元及其运行方法，所述运算加速单元包括操作数缓存模块、结果缓存模块、控制模块和计算模块；控制模块包括存取控制单元、M级并行的待计算操作数缓存单元、M级并行的解析单元和分发单元，控制模块基于分发单元将M级并行的解析单元输出的计算操作信息分配至计算模块执行，计算模块包括N级并行的计算单元，N级并行的计算单元输出的当前计算结果传输至控制模块的分发单元进行统一分配。本发明的加速单元结构便于裁剪可适应不同计算需求，实现使用较少的运算资源完成复杂的混合运算，大幅度的减少加速模块总线部分所占设计面积，降低芯片的硬件成本。
-
公开(公告)号：CN115037122A
公开(公告)日：2022-09-09
申请号：CN202210718969.7
申请日：2022-06-23
Applicant: 珠海一微半导体股份有限公司
Abstract: 本发明公开了一种电源管理芯片以及控制方法、电子设备以及控制方法，所述电源管理芯片包括主控制器、模块控制总线和若干功能模块，所述主控制器通过模块控制总线分别与若干功能模块相连，每个功能模块由功能单元和数字逻辑单元相互连接形成独立模块；所述主控制器用于通过模块控制总线对功能模块进行功能配置；所述模块控制总线用于进行信号传输；所述功能单元用于通过模拟信号来实现相应的功能；所述数字逻辑单元用于接收总线信号，并对各个功能单元的模拟电路进行控制。把具有强相关性的数字电路和模拟电路进行模块化设计，使芯片内部的各个功能电路模块更加独立。
-
公开(公告)号：CN113535638A
公开(公告)日：2021-10-22
申请号：CN202110820916.1
申请日：2021-07-20
Applicant: 珠海市一微星科技有限公司 , 珠海一微半导体股份有限公司
IPC: G06F15/78
Abstract: 本发明公开了一种并行运算加速系统及其运行方法，并行运算加速系统包括：操作数缓存模块、结果缓存模块、控制模块和计算模块；其中，控制模块包括存取控制单元、M级并行的表达式缓存单元、M级并行的解析单元和分发单元，计算模块包括N级并行的计算单元，N级并行的计算单元的一端与分发单元的一端连接，以实现N级并行的计算单元接收分发单元传输的计算操作信息，N级并行的计算单元的另一端分别都与M级并行的表达式缓存单元连接。本发明将计算分步骤分发到计算单元计算，使得该加速系统单次支持的最大混合运算操作，计算模块将数据直接传输至表达式缓存单元以提高计算结果的传输效率，从而提高加速系统的运算效率。
-
-
-
-
-
-
-
-
-
Search Results
23
records
(took 0.036 seconds)
