-
公开(公告)号：CN102623433B
公开(公告)日：2014-09-24
申请号：CN201210077870.X
申请日：2012-03-22
Applicant: 清华大学
IPC: H01L23/528 , H01L23/532
Abstract: 本发明公开了属于三维集成技术领域的一种空气间隙的三维互连结构。该三维互连结构由贯穿整个芯片的通孔和通孔内的柱状导电体组成，通孔与柱状导电体之间为环形间隙；柱状导电体在突出于芯片的上下表面至少有一面有支撑头；芯片上下表面至少有一面在通孔的边缘刻蚀有释放槽结构，连通通孔及芯片表面。本发明空气间隙的三维互连结构，通过悬空导电体结构避免使用绝缘层、扩散阻挡层和电镀仔晶层，从而降低三维互连的制造难度，并通过将绝缘层替换为空气层，减小三维互连的高频电容。
-
公开(公告)号：CN100570846C
公开(公告)日：2009-12-16
申请号：CN200710178845.X
申请日：2007-12-06
Applicant: 清华大学
IPC: H01L21/60
CPC classification number: H01L2224/16145
Abstract: 本发明公开了属于半导体制造技术和微型传感器制造技术领域的一种高深宽比三维垂直互连及三维集成电路的实现方法。所述方法包括：在制作好平面集成电路或者微型传感器的半导体圆片正面进行深反应离子刻蚀，获得深孔；在正面淀积绝缘层、扩散阻挡层以及电镀种子层；将该半导体圆片电镀面与辅助圆片临时键合，并对该半导体圆片背面减薄使DRIE深孔从背面露出；背面淀积绝缘层、扩散阻挡层以及电镀种子层；进行自底向上的电镀过程，将DRIE深孔填满形成高深宽比三维垂直互连；去除辅助圆片，实现两层圆片的垂直集成；重复以上步骤，实现更多层的三维集成电路。本发明降低了填充高深宽比通孔的工艺难度。简化了制造过程，保证了成品率。
-
公开(公告)号：CN101179038A
公开(公告)日：2008-05-14
申请号：CN200710179533.0
申请日：2007-12-14
Applicant: 清华大学
IPC: H01L21/60 , H01L21/768
CPC classification number: H01L2224/16145
Abstract: 本发明公开了属于半导体和微传感器制造技术领域的一种三维集成电路实现方法。该方法利用刻蚀技术对衬底圆片局部进行减薄，并在局部减薄区刻蚀高深宽比通孔，由于只是局部减薄，衬底圆片强度得以保证，从而不需要转移圆片；另外采用自底向上的电镀方法填充高深宽比盲孔，最后键合后减薄圆片实现高深宽比的穿透衬底的三维互连，获得三维集成电路。本方法在局部减薄区刻蚀通孔，容易获得高密度的通孔互连；不使用转移圆片，简化了制造过程。本方法可以应用于三维集成电路领域和微型传感器集成领域，不仅可以实现硅衬底的三维集成，还可以扩展到其他半导体衬底的三维集成。
-
公开(公告)号：CN102706369B
公开(公告)日：2015-02-18
申请号：CN201210219900.6
申请日：2012-06-27
Applicant: 清华大学
Abstract: 本发明公开了属于传感器技术领域的三维集成悬空传感器及其制造方法。传感器和信号处理电路分别在绝缘衬底器件的两侧，传感器和信号处理电路通过三维互连线和平面金属互连线实现连接。本发明的有益效果为：利用三维互连线同时实现对传感器的机械支撑使其悬空并实现电信号连接，获得的传感器和处理电路集成。这种方法可以减小信号处理电路占用的面积、实现单片集成的单晶传感器结构，有利于提高传感器的填充因子、减小信号处理的噪声，并获得高性能的传感器。
-
公开(公告)号：CN101241882A
公开(公告)日：2008-08-13
申请号：CN200810102494.9
申请日：2008-03-21
Applicant: 清华大学
IPC: H01L21/84 , H01L21/768
Abstract: 本发明公开一种基于SOI圆片的三维集成电路的实现方法。所述方法包括：刻蚀去除制造好集成电路的绝缘体上硅(SOI)圆片对应垂直互连的SOI器件层；利用有机聚合物将SOI圆片与辅助圆片临时键合，去除SOI圆片衬底将SOI层向辅助圆片转移；利用有机聚合物实现临时转移的SOI圆片和另一个制造好集成电路的底层圆片的背面对正面永久键合，形成叠加圆片；从叠加圆片正面刻蚀二氧化硅层和永久键合层形成垂直通孔，填充金属实现SOI层圆片与底层圆片的垂直互连。本发明在绝缘位置制造垂直互连解决深孔侧壁绝缘，降低了三维集成的制造难度。本方法可用于集成电路和微型传感器领域，实现多层芯片的背面对正面键合的三维集成。
-
Patent Agency Ranking
公开(公告)号：CN101179037A
公开(公告)日：2008-05-14
申请号：CN200710178845.X
申请日：2007-12-06
Applicant: 清华大学
IPC: H01L21/60
CPC classification number: H01L2224/16145
Abstract: 本发明公开了属于半导体制造技术和微型传感器制造技术领域的一种高深宽比三维垂直互连及三维集成电路的实现方法。所述方法包括：在制作好平面集成电路或者微型传感器的半导体圆片正面进行深反应离子刻蚀，获得深孔；在正面淀积绝缘层、扩散阻挡层以及电镀种子层；将该半导体圆片电镀面与辅助圆片临时键合，并对该半导体圆片背面减薄使DRIE深孔从背面露出；背面淀积绝缘层、扩散阻挡层以及电镀种子层；进行自底向上的电镀过程，将DRIE深孔填满形成高深宽比三维垂直互连；去除辅助圆片，实现两层圆片的垂直集成；重复以上步骤，实现更多层的三维集成电路。本发明降低了填充高深宽比通孔的工艺难度。简化了制造过程，保证了成品率。
-
公开(公告)号：CN102623433A
公开(公告)日：2012-08-01
申请号：CN201210077870.X
申请日：2012-03-22
Applicant: 清华大学
IPC: H01L23/528 , H01L23/532
Abstract: 本发明公开了属于三维集成技术领域的一种空气间隙的三维互连结构。该三维互连结构由贯穿整个芯片的通孔和通孔内的柱状导电体组成，通孔与柱状导电体之间为环形间隙；柱状导电体在突出于芯片的上下表面至少有一面有支撑头；芯片上下表面至少有一面在通孔的边缘刻蚀有释放槽结构，连通通孔及芯片表面。本发明空气间隙的三维互连结构，通过悬空导电体结构避免使用绝缘层、扩散阻挡层和电镀仔晶层，从而降低三维互连的制造难度，并通过将绝缘层替换为空气层，减小三维互连的高频电容。
-
公开(公告)号：CN102290361A
公开(公告)日：2011-12-21
申请号：CN201110185954.0
申请日：2011-07-05
Applicant: 清华大学
IPC: H01L21/68 , H01L21/768
Abstract: 本发明公开了属于三维集成电路和微传感器芯片系统领域的一种适用于三维集成技术的模版对准方法。其技术方案如下：以深槽对准模板为定位基准，将平板对准装置嵌入深槽对准模板，两者在垂直方向上重叠；深槽对准模板的内侧面与平板对准装置的外侧面接触。本发明的有益效果为：1)不需要机械装置测量芯片的相对位置以及移动距离，亦不需要进行复杂的光学视觉对准过程，可以直接实现芯片到芯片、芯片到晶圆、或晶圆到晶圆的对准，具有很强的通用性；2)同时完成两层晶圆或芯片的对准与接触，能有效地避免机械转移过程所带来的误差，有利于实现高精度的晶圆或芯片对准。
-
公开(公告)号：CN101241882B
公开(公告)日：2010-09-01
申请号：CN200810102494.9
申请日：2008-03-21
Applicant: 清华大学
IPC: H01L21/84 , H01L21/768
Abstract: 本发明公开一种基于SOI圆片的三维集成电路的实现方法。所述方法包括：刻蚀去除制造好集成电路的绝缘体上硅(SOI)圆片对应垂直互连的SOI器件层；利用有机聚合物将SOI圆片与辅助圆片临时键合，去除SOI圆片衬底将SOI层向辅助圆片转移；利用有机聚合物实现临时转移的SOI圆片和另一个制造好集成电路的底层圆片的背面对正面永久键合，形成叠加圆片；从叠加圆片正面刻蚀二氧化硅层和永久键合层形成垂直通孔，填充金属实现SOI层圆片与底层圆片的垂直互连。本发明在绝缘位置制造垂直互连解决深孔侧壁绝缘，降低了三维集成的制造难度。本方法可用于集成电路和微型传感器领域，实现多层芯片的背面对正面键合的三维集成。
-
公开(公告)号：CN102706369A
公开(公告)日：2012-10-03
申请号：CN201210219900.6
申请日：2012-06-27
Applicant: 清华大学
Abstract: 本发明公开了属于传感器技术领域的三维集成悬空传感器及其制造方法。传感器和信号处理电路分别在绝缘衬底器件的两侧，传感器和信号处理电路通过三维互连线和平面金属互连线实现连接。本发明的有益效果为：利用三维互连线同时实现对传感器的机械支撑使其悬空并实现电信号连接，获得的传感器和处理电路集成。这种方法可以减小信号处理电路占用的面积、实现单片集成的单晶传感器结构，有利于提高传感器的填充因子、减小信号处理的噪声，并获得高性能的传感器。
-
-
-
-
-
-
-
-
-
Search Results
12
records
(took 0.017 seconds)
