-
公开(公告)号：CN118854448B
公开(公告)日：2025-05-13
申请号：CN202411365933.0
申请日：2024-09-29
Applicant: 浙江大学
Abstract: 本发明公开了一种生长Ⅲ‑Ⅴ族分枝纳米线的方法，在衬底上生长有主枝纳米线，该方法包括：将沉积新的Ⅲ族金属催化液滴附在主枝纳米线表面，驱动催化液在主枝纳米线表面从能量高的方向转移到更低表面能的方向，通过控制生长环境，使得分枝纳米线沿着能量更低的方向生长。还提供一种Ⅲ‑Ⅴ族分枝纳米线，由上述的生长Ⅲ‑Ⅴ族分枝纳米线的方法得到。可以在不引入应力和缺陷的技术上可以获得分枝纳米线，这不仅解决的了分枝纳米线生长过程中引入缺陷导致的载流子损失的问题，还可以通过控制生长条件精确控制次级纳米线生长的位置、密度。并且，生长出来的纳米线形状规则，便于与其他分枝纳米线连接形成三维结构。
-
公开(公告)号：CN119545838A
公开(公告)日：2025-02-28
申请号：CN202411704438.8
申请日：2024-11-26
Applicant: 北京智芯微电子科技有限公司 , 浙江大学
Abstract: 本公开涉及半导体技术领域，具体涉及公开了一种环栅场效应晶体管及其制备方法、芯片和电子设备，该制备方法包括：在衬底上垂直生长出垂直纳米线；在所述垂直纳米线生长至预定高度后，改变纳米线生长方向，横向生长出源极、沟道和漏极；沉积一层包围所述垂直纳米线、源极、沟道和漏极的栅极介质材料，并刻蚀得到栅极介质层，所述栅极介质层包围所述沟道。该技术方案可以降低制造难度和生产成本，主要用于制备环栅场效应晶体管。
-
公开(公告)号：CN118866730A
公开(公告)日：2024-10-29
申请号：CN202411042521.3
申请日：2024-07-31
Applicant: 浙江大学 , 浙江创芯集成电路有限公司
IPC: H01L21/66 , G06N3/0464 , G06N3/045 , G06N3/084
Abstract: 本发明公开一种栅极氧化物虚拟量测方法，首先获取晶圆制造过程中的历史数据，对历史数据进行预处理；然后构建多层神经网络模型，采用预处理后的历史数据对多层神经网络模型进行预训练；最后将所需要的工艺参数变量或工艺过程中传感器数据变量输入预训练好的多层神经网络模型中，获得栅极氧化物的虚拟量测结果。本发明采用多模态的一维深度卷积神经网络，以工艺参数变量或是传感器数据变量作为输入的对栅极氧化物工艺结果的预测，同时将多种氧化衬底方法的参数输入模型中进行综合训练，实现了栅极氧化物参数的结果预测，可以大幅降低栅极氧化物工艺的量测需求。
-
公开(公告)号：CN117558847A
公开(公告)日：2024-02-13
申请号：CN202311275133.5
申请日：2023-09-28
Applicant: 浙江大学
Abstract: 本发明提供了一种微/纳米结构半导体，在衬底规定出微/纳米结构半导体区域，在微/纳米结构半导体区域制备微/纳米结构；所述微/纳米结构半导体的控制方式为控制芯片独立控制单个微/纳米结构半导体区域的微/纳米结构；所述控制芯片与微/纳米结构半导体的连接方式为同一片晶圆上的内部连接或不同一片晶圆的外部连接。所述微/纳米结构半导体区域划分一个区域或多个区域阵列，并通过沟槽、氮化物、氧化物、玻璃材料、有机物等绝缘材料或结构进行隔离；所述微/纳米结构半导体区域制备有单个微/纳米结构或多个微/纳米结构阵列；所述微/纳米结构至少有两个端点电极；所述端点电极至少包含一个独立控制。
-
公开(公告)号：CN117393544A
公开(公告)日：2024-01-12
申请号：CN202311392355.5
申请日：2023-10-25
Applicant: 浙江大学
IPC: H01L23/552 , H01L23/528 , H01L27/15 , H01L33/44 , H01L33/36 , H01L33/00 , B81B7/04 , B81C1/00 , B81B7/00
Abstract: 本发明提供了一种具有导电屏蔽结构的微/纳米器件及其制备方法，所述微/纳米器件包括至少一个微/纳米器件单元和导线堆叠部，所述导线堆叠部包括：导线层、导线隔离层、导线屏蔽层和覆盖层；其中，所述导线层形成于导线隔离层内，所述导线屏蔽层接地。本发明所提出的具有导电屏蔽结构的微/纳米器件，克服了器件尺寸在微/纳米级别时，连接控制元件和驱动电路的导线间电信号串扰的难题。
-
Patent Agency Ranking
公开(公告)号：CN117276305A
公开(公告)日：2023-12-22
申请号：CN202311428075.5
申请日：2023-08-03
Applicant: 浙江大学
Abstract: 本发明提出一种纳米线发光器件及其制备方法，将至少包含一个发光区的纳米线集成于Si(100)衬底，形成高精度纳米线发光器件，克服了不能自组装形成异质的[100]纳米线的技术偏见，解决硅基集成纳米线发光阵列的技术瓶颈，使得单个芯片就可以实现图像显示。基于本发明形成的纳米线发光器件，无需巨量转移技术，无需额外的引线或焊点进行阵列与电路的连接，突破器件与电路集成问题的同时，还具有超高像素点、亮度高、对比度高、体积小、功耗低、独立驱动、利于便携式使用等优点。
-
公开(公告)号：CN119050116A
公开(公告)日：2024-11-29
申请号：CN202411165869.1
申请日：2024-08-23
Applicant: 浙江大学
IPC: H01L27/092 , H01L21/8238
Abstract: 本发明公开一种堆叠互补场效应晶体管(Complementary Field‑Effect Transistor，CFET)及其逻辑器件，包括纳米线，源极半导体，漏极半导体，沟道半导体，栅极结构和绝缘隔离介质。纳米线上分布有多个环绕柱状沟道结构半导体纳米线场效应晶体管，通过分别对其进行n型掺杂或p型掺杂形成堆叠互补场效应晶体管CFET结构，通过不同的电学连接，进而组成CMOS反相器等逻辑器件。本发明旨在提供一种由新的3D结构的堆叠互补场效应晶体管及其形成的逻辑器件。
-
公开(公告)号：CN118276240A
公开(公告)日：2024-07-02
申请号：CN202410506553.8
申请日：2024-04-25
Applicant: 浙江大学
Abstract: 本发明公开一种基于光子晶体的折射率渐变微环谐振器，包括：基底，以及形成在所述基底上的微环结构和用于耦合输入输出的耦合波导，所述耦合波导沿所述微环结构的周围分布，且每个耦合波导与所述微环结构进行一次或多次耦合；所述微环结构包括微环谐振腔，所述微环谐振腔的内部分布有自内向外径向尺寸逐渐变小的介质柱组成的光子晶体，使得微环谐振腔的有效折射率随着微环半径从小到大逐渐减小。本发明的技术方案，可实现一种对光信号的损耗小且具有较小器件尺寸的调制器。
-
公开(公告)号：CN117673112A
公开(公告)日：2024-03-08
申请号：CN202311285316.5
申请日：2023-09-28
Applicant: 浙江大学
IPC: H01L27/15 , H01L27/144 , H01L25/16 , H10B80/00 , B82Y40/00
Abstract: 本发明公开了一种基于SOI的微/纳米结构多功能3D堆叠集成器件，包括至少一种非微/纳米器件和至少一种微/纳米结构器件，所述微/纳米器件和非微/纳米器件通过SOI技术集成生长。本发明可以解决微/纳米小型化器件与其他器件集成的技术瓶颈，使得单个芯片就可以实现微/纳米器件与其他相关器件高度集成。同时，本发明无需通过多个芯片堆叠校准，并且仅使用同一个衬底实现多种微/纳米器件与多种其他器件垂直堆叠。
-
公开(公告)号：CN119050144A
公开(公告)日：2024-11-29
申请号：CN202411165873.8
申请日：2024-08-23
Applicant: 浙江大学
IPC: H01L29/78 , H01L29/06 , H01L21/336 , H01L29/423 , H01L29/417 , H01L29/10 , H01L27/092
Abstract: 本发明公开一种环绕柱状沟道结构半导体纳米线场效应晶体管，包括衬底，源极半导体，漏极半导体，沟道半导体，栅极结构。源极半导体和漏极半导体通过隔离介质连接，形成源/漏极，沟道半导体环绕包裹源极半导体和漏极半导体和隔离介质，形成环绕柱状沟道结构，栅极结构环绕包裹柱状沟道。本发明旨在通过全新的沟道结构设计，实现在相同沟道长度下，晶体管得以进一步微缩，从而减小器件寄生电容和寄生电阻，减少信号传播延迟，有助于提高器件的速度和性能，提高芯片的单片集成密度，同时降低芯片功耗。
-
-
-
-
-
-
-
-
-
Search Results
22
records
(took 0.016 seconds)
