公开(公告)号：CN119050116A

公开(公告)日：2024-11-29

申请号：CN202411165869.1

申请日：2024-08-23

Applicant: 浙江大学

Inventor： 程志渊 ,  王浩东 ,  张林君 ,  张运炎

IPC: H01L27/092 ,  H01L21/8238

Abstract: 本发明公开一种堆叠互补场效应晶体管(Complementary Field‑Effect Transistor，CFET)及其逻辑器件，包括纳米线，源极半导体，漏极半导体，沟道半导体，栅极结构和绝缘隔离介质。纳米线上分布有多个环绕柱状沟道结构半导体纳米线场效应晶体管，通过分别对其进行n型掺杂或p型掺杂形成堆叠互补场效应晶体管CFET结构，通过不同的电学连接，进而组成CMOS反相器等逻辑器件。本发明旨在提供一种由新的3D结构的堆叠互补场效应晶体管及其形成的逻辑器件。

公开(公告)号：CN119050144A

公开(公告)日：2024-11-29

申请号：CN202411165873.8

申请日：2024-08-23

Applicant: 浙江大学

Inventor： 程志渊 ,  王浩东 ,  张林君 ,  张运炎

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336 ,  H01L29/423 ,  H01L29/417 ,  H01L29/10 ,  H01L27/092

Abstract: 本发明公开一种环绕柱状沟道结构半导体纳米线场效应晶体管，包括衬底，源极半导体，漏极半导体，沟道半导体，栅极结构。源极半导体和漏极半导体通过隔离介质连接，形成源/漏极，沟道半导体环绕包裹源极半导体和漏极半导体和隔离介质，形成环绕柱状沟道结构，栅极结构环绕包裹柱状沟道。本发明旨在通过全新的沟道结构设计，实现在相同沟道长度下，晶体管得以进一步微缩，从而减小器件寄生电容和寄生电阻，减少信号传播延迟，有助于提高器件的速度和性能，提高芯片的单片集成密度，同时降低芯片功耗。

公开(公告)号：CN119133226A

公开(公告)日：2024-12-13

申请号：CN202411216765.9

申请日：2024-09-02

Applicant: 浙江大学

Inventor： 张运炎 ,  张林君 ,  王浩东 ,  程志渊

IPC: H01L29/775 ,  H01L21/335 ,  H01L27/085 ,  B82Y10/00

Abstract: 本发明涉及一种高度集成的晶体管，其包括位于衬底上的柱状主干结构，以及从所述柱状主干结构上外延生长的一个或多个分支结构；柱状主干和分支结构组成树状结构；单个分支结构或多个分支结构组成一个晶体管。现存普通晶体管所占衬底面积2.8um2(宽1.14um长2.44um)，基于本发明，在相同面积下，集成度可以至少提高到144(4个树状结构，每个树状结构36个分支)通过改变树状结构的间距和分支层数，不断提高集成度。基于集成度和器件排布优化，可实现无需额外布线，实现3D空间不同器件连接的空间布局。本发明通过分支结构进行环栅场效应晶体管的制造，减少环栅场效应晶体管的制造步骤和难点，解决单一Ⅲ‑Ⅴ族材料制作的晶体管优缺点过于明显、综合性能较差的现象。