公开(公告)号：CN109786447A

公开(公告)日：2019-05-21

申请号：CN201711112576.7

申请日：2017-11-13

Applicant: 比亚迪股份有限公司 ,  深圳比亚迪微电子有限公司

Inventor： 姚金才 ,  陈宇

IPC: H01L29/45 ,  H01L21/28

Abstract: 为克服现有SiC材料P型欧姆接触存在比接触电阻率高以及退火处理导致的质量问题，本发明提供了一种P型SiC欧姆接触材料，包括SiC衬底、P型外延层和NiAl合金层，所述P型外延层形成于所述SiC衬底上，所述NiAl合金层位于所述P型外延层上，所述P型外延层和所述NiAl合金层的接触位置相互掺杂渗透形成有过渡区。同时，本发明还公开了上述P型SiC欧姆接触材料的制备方法。本发明提供的P型SiC欧姆接触材料及其制备方法有利于P-SiC与金属之间形成良好的欧姆接触，是一种改良的欧姆接触形成技术。

公开(公告)号：CN103824883B

公开(公告)日：2017-05-03

申请号：CN201210467865.X

申请日：2012-11-19

Applicant: 比亚迪股份有限公司

Inventor： 朱超群 ,  钟树理 ,  陈宇

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

Abstract: 本发明提出了一种具有终端耐压结构的沟槽MOSFET的及其制造方法，该沟槽MOSFE在元胞区内和终端区内分别形成有沟槽，终端区的沟槽为至少两个环绕元胞区的封闭的环形沟槽，靠近元胞区的至少一个环形沟槽为隔离环，该隔离环与零电位连接，靠近划片道的至少一个环形沟槽为截止环，该截止环与划片道连接。本发明的具有终端耐压结构的沟槽MOSFET的隔离环与零电位连接，能够有效抑制漏电；截止环与划片道连接，使载流子不会沿着截止环积累，提高了该终端耐压结构的隔离效果和耐压效果。本发明的制造方法在不增加工艺复杂度的前提下，解决三层光刻工艺制备的沟槽MOSFET的耐压和漏电问题，减小了沟槽MOSFET的横向漏电，提高了器件的耐压，简化了工艺过程，降低了制造成本。

公开(公告)号：CN103094100B

公开(公告)日：2015-09-30

申请号：CN201110332623.5

申请日：2011-10-28

Applicant: 比亚迪股份有限公司

Inventor： 曾爱平 ,  张兴来 ,  陈朝伟 ,  李春霞 ,  陈宇

IPC: H01L21/329

Abstract: 本发明涉及半导体领域，特别涉及一种形成肖特基二极管方法，包括以下步骤：a）提供第一导电类型第一半导体层；b）于第一半导体层中形成第二导电类型保护环，以及多个相互间隔且位于保护环内第二导电类型掩埋区；c)于第一导电类型第一半导体层中形成多个相互间隔的沟槽，所述沟槽位于所述掩埋区之上，单个沟槽的纵截面宽度等于或大于单个掩埋区纵截面宽度；d)于第一导电类型第一半导体层之上和沟槽中形成金属层；e)于金属层上和第一导电类型第一半导体层的背面形成金属电极。本发明肖特基二极管工艺成本和难度低，且导通压降小。

公开(公告)号：CN104733524A

公开(公告)日：2015-06-24

申请号：CN201310703164.6

申请日：2013-12-19

Applicant: 比亚迪股份有限公司

Inventor： 朱超群 ,  陈宇

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336 ,  H01L21/28

CPC classification number: H01L29/78 ,  H01L29/0626 ,  H01L29/0696 ,  H01L29/66477

Abstract: 本发明公开了一种MOSFET功率器件及其形成方法，其中该MOSFET功率器件包括：衬底；外延层；形成在外延层中的多个条形的MOSFET元胞，多个MOSFET元胞沿第一方向相互平行，每个MOSFET元胞包括源区、栅结构和第一阱区，第一阱区位于源区的下方；形成在外延层中的多个第二阱区，多个第二阱区沿第二方向相互平行，第一方向与第二方向在与衬底平行的平面上相互成预设角度，第一阱区和第二阱区掺杂的类型相同，通过多个第二阱区连通多个第一阱区。本发明的MOSFET功率器件通过相交叉的、掺杂类型相同的第一阱区和第二阱区，将所有的MOSFET元胞连接成一个整体，增强了发生击穿时阱区泄放电流的能力，雪崩能力得到改善，并且不受尺寸缩小的限制，还具有结构简单的优点。

公开(公告)号：CN102479817B

公开(公告)日：2015-04-22

申请号：CN201010565520.9

申请日：2010-11-30

Applicant: 比亚迪股份有限公司

Inventor： 朱超群 ,  钟树理 ,  任文珍 ,  曾爱平 ,  陈宇

IPC: H01L29/78 ,  H01L29/06

Abstract: 垂直双扩散金属氧化物半导体场效应晶体管结构，包括：漏极、第一导电型半导体衬底及外延层；第一导电型半导体外延层内包括隔开的第二导电型半导体第一阱区、第二导电型半导体第二阱区；第二导电型半导体第一阱区内部设有第一导电型半导体第一源区，第二导电型半导体第二阱区内部设有第一导电型半导体第二源区；第一导电型半导体第一源区、第二导电型半导体第一阱区上部分覆盖有第一源极区域，第一导电型半导体第二源区、第二导电型半导体第二阱区部分覆盖有第二源极区域；第一、第二源极区域之间设有栅氧化层；栅氧化层上部设有栅极；栅氧化层与外延层之间间断设有场氧化层。该结构器件能提高器件开关速度，降低器件的通态电阻。

公开(公告)号：CN103633117A

公开(公告)日：2014-03-12

申请号：CN201210301849.3

申请日：2012-08-23

Applicant: 比亚迪股份有限公司

Inventor： 李俊俏 ,  唐翠 ,  朱超群 ,  陈宇

IPC: H01L29/06 ,  H01L29/78 ,  H01L21/336

CPC classification number: H01L29/7825 ,  H01L29/4236 ,  H01L29/66613

Abstract: 本发明提出了一种沟槽MOSFET及其制造方法，该沟槽MOSFET包括衬底及其上形成的外延层，形成在该外延层内的沟槽及被沟槽分割的轻掺杂区，在沟槽的内表面形成有第一介质层，在沟槽内的第一介质层上形成有导电的填充层，在轻掺杂区内形成有重掺杂区，该沟槽MOSFET还包括外围金属层，栅极金属层，源极金属层和漏极金属层。本发明的沟槽MOSFET采用沟槽结构代替传统分压环来控制器件耐压，能够减少工艺步骤，降低成本，提高生产效率和可靠性。本发明的沟槽MOSFET制造方法使得工艺流程中光刻采用的七层掩膜版减小为三层至五层，减少工艺步骤，缩短了工艺周期，降低了光刻成本。

公开(公告)号：CN109427665A

公开(公告)日：2019-03-05

申请号：CN201710744937.3

申请日：2017-08-25

Applicant: 比亚迪股份有限公司

Inventor： 姚金才 ,  陈宇

IPC: H01L21/8234 ,  H01L27/088

Abstract: 本发明提供了半导体器件及其制备方法，该方法包括：通过第一掩膜，在外延衬底中形成阱区；在第一掩膜的侧壁上形成第二掩膜，并通过第一掩膜和第二掩膜形成源区；在第二掩膜的侧壁上形成第三掩膜，并通过第一掩膜、第二掩膜和第三掩膜形成重掺杂阱区，重掺杂阱区与源区和阱区相连；形成第一绝缘栅介质层、栅电极层、第二绝缘栅介质层和源极接触金属层，其中，源极接触金属层与栅电极层绝缘，且与源区和重掺杂阱区相连。通过该方法可以快速有效的制备获得半导体器件，实现了沟道区域的自对准工艺和重掺杂阱区的自对准工艺，减少了一次光刻，简化工艺，节约制造成本，而且制备获得的半导体器件导通电阻的均匀性或者长期可靠性较佳。

公开(公告)号：CN102723363B

公开(公告)日：2015-08-26

申请号：CN201110076188.4

申请日：2011-03-29

Applicant: 比亚迪股份有限公司

Inventor： 朱超群 ,  钟树理 ,  任文珍 ,  曾爱平 ,  陈宇

IPC: H01L29/78 ,  H01L29/47 ,  H01L21/336

Abstract: 本发明公开了一种VDMOS器件及其制作方法，VDMOS器件包括：第一导电类型衬底，在其背面设置有漏极；第一导电类型漂移区，设置在第一导电类型衬底上；第二导电类型阱区，其在第一导电类型漂移区的表面区域选择性的形成，与第一导电类型漂移区的导电类型相反；第一导电类型源区，设置在第二导电类型阱区内；栅极，位于第一导电类型漂移区上并部分覆盖第二导电类型阱区和第一导电类型源区；肖特基接触，设置在第一导电类型漂移区上并位于栅极区域中。形成的肖特基接触位于栅极区域内并在第一导电类型漂移区上，在不增加器件整体尺寸、不增大器件导通电阻的情况下，提高了VDMOS器件结构中包含的体二极管的恢复速度。

公开(公告)号：CN102238463B

公开(公告)日：2014-09-03

申请号：CN201010169611.0

申请日：2010-04-30

Applicant: 比亚迪股份有限公司

Inventor： 詹清颖 ,  刘海强 ,  郑国光 ,  陈宇 ,  冯卫

IPC: H04R31/00

Abstract: 本发明所提供的一种将硅麦克风器件与集成电路单片集成的方法，将硅麦克风器件和集成电路的制作交叉进行，先将硅麦克风器件的可动极板和固定极板以及制作于硅片的第一表面，之后再将相应的集成电路制作于硅片上相对于第一表面的第二表面，最后形成硅麦克风器件的声孔、空气隙、背腔结构，这样硅麦克风器件可动极板和固定极板制作过程中的高温工艺不会损害到集成电路，集成电路制作工艺又不会损害硅麦克风器件的机械结构，本发明还提供一种将硅麦克风器件与集成电路单片集成的芯片。

公开(公告)号：CN102005472B

公开(公告)日：2013-11-06

申请号：CN200910189692.8

申请日：2009-08-31

Applicant: 比亚迪股份有限公司

Inventor： 朱超群 ,  唐盛斌 ,  冯卫 ,  陈宇 ,  吴海平 ,  刘林

IPC: H01L29/739 ,  H01L29/06 ,  H01L21/331 ,  H01L21/768 ,  H01L21/28 ,  H01L27/082

Abstract: 本发明适用于半导体技术领域，提供了一种功率半导体器件的制造方法，包括：在形成于半导体衬底上的半导体层或第二导电类型的单晶正面上依次形成氧化层、氮化硅层；在氮化硅层上形成光刻胶图形，然后除去氮化硅，用残留的氮化硅层作掩模，将杂质离子注入阱区，扩散形成第一导电类型的阱；阱中注入杂质离子，形成第二导电类型的源区；注入杂质离子，形成浓度较阱区高扩散区；除去氮化硅层，向半导体层表面淀积一层电极接触层，使电极接触层与半导体层表面相平。本发明中，器件的源区的横向尺寸可以达到最小，减小位于P-阱中源区下寄生的横向电阻，阻止寄生的NPN管工作在放大状态，从而抑制器件的闩锁效应。