公开(公告)号：CN103824883B

公开(公告)日：2017-05-03

申请号：CN201210467865.X

申请日：2012-11-19

Applicant: 比亚迪股份有限公司

Inventor： 朱超群 ,  钟树理 ,  陈宇

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

Abstract: 本发明提出了一种具有终端耐压结构的沟槽MOSFET的及其制造方法，该沟槽MOSFE在元胞区内和终端区内分别形成有沟槽，终端区的沟槽为至少两个环绕元胞区的封闭的环形沟槽，靠近元胞区的至少一个环形沟槽为隔离环，该隔离环与零电位连接，靠近划片道的至少一个环形沟槽为截止环，该截止环与划片道连接。本发明的具有终端耐压结构的沟槽MOSFET的隔离环与零电位连接，能够有效抑制漏电；截止环与划片道连接，使载流子不会沿着截止环积累，提高了该终端耐压结构的隔离效果和耐压效果。本发明的制造方法在不增加工艺复杂度的前提下，解决三层光刻工艺制备的沟槽MOSFET的耐压和漏电问题，减小了沟槽MOSFET的横向漏电，提高了器件的耐压，简化了工艺过程，降低了制造成本。

公开(公告)号：CN104733524A

公开(公告)日：2015-06-24

申请号：CN201310703164.6

申请日：2013-12-19

Applicant: 比亚迪股份有限公司

Inventor： 朱超群 ,  陈宇

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336 ,  H01L21/28

CPC classification number: H01L29/78 ,  H01L29/0626 ,  H01L29/0696 ,  H01L29/66477

Abstract: 本发明公开了一种MOSFET功率器件及其形成方法，其中该MOSFET功率器件包括：衬底；外延层；形成在外延层中的多个条形的MOSFET元胞，多个MOSFET元胞沿第一方向相互平行，每个MOSFET元胞包括源区、栅结构和第一阱区，第一阱区位于源区的下方；形成在外延层中的多个第二阱区，多个第二阱区沿第二方向相互平行，第一方向与第二方向在与衬底平行的平面上相互成预设角度，第一阱区和第二阱区掺杂的类型相同，通过多个第二阱区连通多个第一阱区。本发明的MOSFET功率器件通过相交叉的、掺杂类型相同的第一阱区和第二阱区，将所有的MOSFET元胞连接成一个整体，增强了发生击穿时阱区泄放电流的能力，雪崩能力得到改善，并且不受尺寸缩小的限制，还具有结构简单的优点。

公开(公告)号：CN102479817B

公开(公告)日：2015-04-22

申请号：CN201010565520.9

申请日：2010-11-30

Applicant: 比亚迪股份有限公司

Inventor： 朱超群 ,  钟树理 ,  任文珍 ,  曾爱平 ,  陈宇

IPC: H01L29/78 ,  H01L29/06

Abstract: 垂直双扩散金属氧化物半导体场效应晶体管结构，包括：漏极、第一导电型半导体衬底及外延层；第一导电型半导体外延层内包括隔开的第二导电型半导体第一阱区、第二导电型半导体第二阱区；第二导电型半导体第一阱区内部设有第一导电型半导体第一源区，第二导电型半导体第二阱区内部设有第一导电型半导体第二源区；第一导电型半导体第一源区、第二导电型半导体第一阱区上部分覆盖有第一源极区域，第一导电型半导体第二源区、第二导电型半导体第二阱区部分覆盖有第二源极区域；第一、第二源极区域之间设有栅氧化层；栅氧化层上部设有栅极；栅氧化层与外延层之间间断设有场氧化层。该结构器件能提高器件开关速度，降低器件的通态电阻。

公开(公告)号：CN103633117A

公开(公告)日：2014-03-12

申请号：CN201210301849.3

申请日：2012-08-23

Applicant: 比亚迪股份有限公司

Inventor： 李俊俏 ,  唐翠 ,  朱超群 ,  陈宇

IPC: H01L29/06 ,  H01L29/78 ,  H01L21/336

CPC classification number: H01L29/7825 ,  H01L29/4236 ,  H01L29/66613

Abstract: 本发明提出了一种沟槽MOSFET及其制造方法，该沟槽MOSFET包括衬底及其上形成的外延层，形成在该外延层内的沟槽及被沟槽分割的轻掺杂区，在沟槽的内表面形成有第一介质层，在沟槽内的第一介质层上形成有导电的填充层，在轻掺杂区内形成有重掺杂区，该沟槽MOSFET还包括外围金属层，栅极金属层，源极金属层和漏极金属层。本发明的沟槽MOSFET采用沟槽结构代替传统分压环来控制器件耐压，能够减少工艺步骤，降低成本，提高生产效率和可靠性。本发明的沟槽MOSFET制造方法使得工艺流程中光刻采用的七层掩膜版减小为三层至五层，减少工艺步骤，缩短了工艺周期，降低了光刻成本。

公开(公告)号：CN105633153B

公开(公告)日：2019-01-11

申请号：CN201410623565.5

申请日：2014-11-06

Applicant: 比亚迪股份有限公司

Inventor： 朱超群 ,  陈宇

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

Abstract: 本发明公开了一种超级结半导体器件及其形成方法。该超级结半导体器件包括：半导体衬底；位于半导体衬底之上的埋层，埋层包括交替排列的、沿第一方向延伸的多个P型条状埋区和多个N型条状埋区；位于埋层之上的超级结器件层，超级结器件层底部包括交替排列的、沿第二方向延伸的多个P型条状掺杂区和多个N型条状掺杂区，其中第一方向与第二方向相交。本发明的超级结半导体器件具有耐压性能好、结构简单、制造成本低等优点。

公开(公告)号：CN104733508B

公开(公告)日：2018-04-20

申请号：CN201310700074.1

申请日：2013-12-18

Applicant: 比亚迪股份有限公司

Inventor： 钟树理 ,  朱超群 ,  陈宇

IPC: H01L29/06 ,  H01L29/78 ,  H01L21/336

Abstract: 本发明公开一种带静电保护结构的MOSFET及其制备方法，该MOSFET包括：衬底；第一导电类型的外延层；源区和栅结构；位于外延层之上的介质层，介质层中具有彼此相邻的源接触孔和栅接触孔；与源区相连的源极金属层，源极金属层的至少一部分形成在介质层之上，且该部分源极金属层通过源接触孔与外延层接触；与栅结构相连的栅极金属层，栅极金属层的至少一部分形成在介质层之上，且该部分栅极金属层通过栅接触孔与外延层接触；第一阱区，第一阱区位于源接触孔下方的外延层中，第一阱区为第二导电类型；第二阱区，第二阱区位于栅接触孔下方的外延层中，第二阱区为第二导电类型。本发明具有抗静电冲击能力强、节约芯片面积，结构简单，工艺简单等优点。

公开(公告)号：CN106158601A

公开(公告)日：2016-11-23

申请号：CN201510135975.X

申请日：2015-03-26

Applicant: 比亚迪股份有限公司

Inventor： 姚金才 ,  朱超群 ,  陈宇

IPC: H01L21/04 ,  H01L29/51

CPC classification number: H01L21/049 ,  H01L29/513 ,  H01L29/517

Abstract: 本发明公开了一种SiC基器件的栅介质层的形成方法，该形成方法包括以下步骤：提供SiC衬底；在所述SiC衬底之上形成氧化硅层；在所述氧化硅层之上形成金属层；对所述金属层进行热处理以形成金属氧化物层；以及在所述金属氧化层之上形成栅电极。本发明的SiC基器件的栅介质层的形成方法，可以提高SiC基器件的抗击穿能力和稳定性，提高电子迁移率，降低漏电流，提高制备效率。本发明还提出一种采用该方法形成的SiC基器件的栅介质层结构。

公开(公告)号：CN103824884A

公开(公告)日：2014-05-28

申请号：CN201210468002.4

申请日：2012-11-19

Applicant: 比亚迪股份有限公司

Inventor： 钟树理 ,  朱超群 ,  万祎 ,  曾爱平 ,  陈宇

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L29/0634 ,  H01L29/66712 ,  H01L29/7811

Abstract: 本发明提出了一种具有均衡结构的超级结MOSFET，其包括形成在衬底上的元胞区和包围所述元胞区的终端区，所述元胞区内和终端区内分别形成有间距相等的直条型沟槽，所述沟槽内形成有第一导电类型的第一外延层，所述沟槽之间为第二导电类型的第二外延层，所述终端区的沟槽沿从外向里的方向的排布方式一致。本发明的超级结MOSFET沿从终端区向元胞区的方向上，终端区各边的沟槽排布方式一致，即终端区各边的沟槽都沿从外向里的方向垂直排布，或终端区各边的沟槽都沿从外向里的方向平行排布。终端区各边的沟槽排布方式一致，使该超级结MOSFET的高压大电流的泄放在各边是平均的，泄流通道更大，泄流能力就更强。

公开(公告)号：CN102034815B

公开(公告)日：2013-07-24

申请号：CN200910110732.5

申请日：2009-09-29

Applicant: 比亚迪股份有限公司

Inventor： 唐盛斌 ,  朱超群 ,  冯卫 ,  陈宇 ,  吴海平 ,  刘林

IPC: H01L27/04 ,  H01L21/77

Abstract: 本发明涉及功率半导体器件，提供一种IGBT及其制作方法。所述IGBT，其第一导电类型的漂移层中浮置有第二导电类型第一半导体区，所述第二导电类型第一半导体区与漂移层形成结型场效应管，所述第二导电类型第一半导体区与IGBT的发射极电连接。本发明利用结型场效应管(JFET)的沟道夹断效应来控制IGBT中的饱和电流，这种结构具有自夹断效果，使得IGBT的短路耐受量大大增加，能够很好的保护IGBT。

公开(公告)号：CN102723363A

公开(公告)日：2012-10-10

申请号：CN201110076188.4

申请日：2011-03-29

Applicant: 比亚迪股份有限公司

Inventor： 朱超群 ,  钟树理 ,  任文珍 ,  曾爱平 ,  陈宇

IPC: H01L29/78 ,  H01L29/47 ,  H01L21/336

Abstract: 本发明公开了一种VDMOS器件及其制作方法，VDMOS器件包括：第一导电类型衬底，在其背面设置有漏极；第一导电类型漂移区，设置在第一导电类型衬底上；第二导电类型阱区，其在第一导电类型漂移区的表面区域选择性的形成，与第一导电类型漂移区的导电类型相反；第一导电类型源区，设置在第二导电类型阱区内；栅极，位于第一导电类型漂移区上并部分覆盖第二导电类型阱区和第一导电类型源区；肖特基接触，设置在第一导电类型漂移区上并位于栅极区域中。形成的肖特基接触位于栅极区域内并在第一导电类型漂移区上，在不增加器件整体尺寸、不增大器件导通电阻的情况下，提高了VDMOS器件结构中包含的体二极管的恢复速度。