公开(公告)号：CN1613142A

公开(公告)日：2005-05-04

申请号：CN03802018.1

申请日：2003-01-08

Applicant: 株式会社瑞萨科技 ,  瑞萨北日本半导体公司 ,  日立超大规模集成电路系统株式会社

Inventor： 菊地洋明 ,  泽田敏昭 ,  山本裕彦

IPC: H01L21/285 ,  H01L21/205 ,  H01L21/28 ,  H01L29/78

CPC classification number: C23C16/45557 ,  C23C16/4401 ,  H01L21/28017 ,  H01L21/28035 ,  H01L21/28525 ,  H01L21/28556 ,  H01L21/32051 ,  Y10S438/905 ,  Y10S438/909

Abstract: 本申请涉及半导体集成电路器件的制造方法。在用低压CVD设备形成掺杂硅膜时，用下述方式抑制来自另一个类似的硅膜的杂质的扩散(所述另一个类似的硅膜已经形成在淀积室的内壁上)：在上面形成有栅极氧化物膜(绝缘膜)的半导体衬底被插入CVD设备(第一成膜设备)的淀积室中之后，加热淀积室的内部，同时，相对于在大气压下加热淀积室内部所需的时间A，使随后在被调节到真空或者不大于大气压的压强下在淀积室中进行的加热所需的时间B最小化。然后开始形成掺杂的硅膜。此时，控制A和B之间的关系，使之满足下述关系：0.1×B≤A≤13×B。

公开(公告)号：CN101510548A

公开(公告)日：2009-08-19

申请号：CN200910002219.4

申请日：2009-01-08

Applicant: 株式会社瑞萨科技

Inventor： 纐缬政巳 ,  泽田敏昭

IPC: H01L27/04 ,  H01L23/544 ,  H01L23/522 ,  H01L21/00 ,  H01L21/822 ,  H01L21/786

CPC classification number: H01L23/544 ,  H01L23/5226 ,  H01L23/5283 ,  H01L23/535 ,  H01L23/585 ,  H01L24/13 ,  H01L24/29 ,  H01L24/81 ,  H01L24/83 ,  H01L27/124 ,  H01L27/1248 ,  H01L29/78 ,  H01L2223/5442 ,  H01L2223/54426 ,  H01L2223/5448 ,  H01L2224/16 ,  H01L2224/8113 ,  H01L2224/8185 ,  H01L2224/83101 ,  H01L2224/838 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01019 ,  H01L2924/01022 ,  H01L2924/01027 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/0104 ,  H01L2924/01041 ,  H01L2924/01046 ,  H01L2924/01047 ,  H01L2924/01054 ,  H01L2924/01057 ,  H01L2924/01072 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/0132 ,  H01L2924/04941 ,  H01L2924/0781 ,  H01L2924/12042 ,  H01L2924/1306 ,  H01L2924/14 ,  H01L2924/1426 ,  H01L2924/1433 ,  H01L2924/15788 ,  H01L2924/19043 ,  H01L2924/30105 ,  H01L2924/3025 ,  H01L2924/00

Abstract: 本发明提供一种能够通过提高对准标记的可见度来高精度地对半导体芯片和装配衬底进行定位的技术。在构成LCD驱动器的半导体芯片中，标记形成于半导体衬底上方的对准标记形成区域中。标记形成于与集成电路形成区域中的最上层布线(第三层布线)的层相同的层中。然后在标记和围绕标记的背景区域的下层中形成图案。这时，图案P1a形成于与第二层布线的层相同的层中，而图案P1b形成于与第一层布线的层相同的层中。另外，图案P2形成于与栅极电极的层相同的层中，而图案P3形成于与元件隔离区域的层相同的层中。

公开(公告)号：CN101017791A

公开(公告)日：2007-08-15

申请号：CN200710001708.9

申请日：2007-01-12

Applicant: 株式会社瑞萨科技

Inventor： 铃木进也 ,  泽田敏昭 ,  岩崎全利

IPC: H01L21/70 ,  H01L21/78 ,  H01L21/822 ,  H01L23/544

CPC classification number: H01L21/78

Abstract: 本发明公开了一种半导体器件制造方法，其中在半导体晶片的多个半导体芯片区(后来要变成半导体芯片的区域)的每个区域中形成半导体集成电路，然后沿着每个在相邻半导体芯片区之间提供的划片区切割所述半导体晶片。半导体芯片区每个是具有长边和短边的矩形形状。所述划片区包括与短边接触的第一划片区和与长边接触的第二划片区。第二划片区的宽度小于第一划片区的宽度。在光刻过程中，用于在X和Y方向中进行对准的第一和第二对准图案全部在第一划片区中形成，并且在第二划片区中不形成。可以同时获得对准精度的提高和半导体器件制造成本的降低。