公开(公告)号：CN1625781A

公开(公告)日：2005-06-08

申请号：CN02828939.0

申请日：2002-11-15

Applicant: 株式会社瑞萨科技 ,  日立超大规模集成电路系统株式会社

Inventor： 高濑贤顺 ,  吉田敬一 ,  堀井崇史 ,  野副敦史 ,  田村隆之 ,  藤泽友之 ,  松原谦

IPC: G11C16/06 ,  G06F12/00

CPC classification number: G06F12/0246 ,  G06F12/0893 ,  G06F2212/2022 ,  G06F2212/7203 ,  G11C16/06 ,  G11C16/10 ,  G11C16/26 ,  G11C2216/22

Abstract: 非易失性存储装置(1)具有非易失性存储单元(FARY0－FARY3)、缓冲单元(BMRY0－BMRY3)和一个控制单元(CNT)，并且控制单元能够根据所接收的指令控制外部与缓冲单元之间的第一存取操作和非易失性存储单元与缓冲单元之间的第二存取处理，其中两个指令彼此分别地从外部发出。该控制单元能够根据从外部发送的指令独立地执行对非易失性存储单元和缓冲单元的存取控制。因此，有可能根据从外部发出的指令与非易失性存储单元的擦除操作同步地设置下一个对缓冲单元的写入数据，或者以高速向缓冲单元输出一次读出存储信息，该速度与高速缓冲存储器的操作相同。结果，有可能减少用于从/向非易失性存储单元读出/写入数据的数据转移的辅助操作。

公开(公告)号：CN1825492A

公开(公告)日：2006-08-30

申请号：CN200510003502.0

申请日：2005-12-22

Applicant: 株式会社瑞萨科技

Inventor： 藤泽友之 ,  久保贵志

IPC: G11C29/00 ,  G11C11/401

CPC classification number: G11C7/1078 ,  G11C5/066 ,  G11C7/1084

Abstract: 设置与输入地址信号及数据信号的地址数据复用焊点独立地输入地址信号的地址焊点，根据复用方式/非复用方式中生成的切换控制信号，切换输入地址缓冲器的地址信号的通路。从而，可对地址缓冲器和数据缓冲器分别并行输入地址信号及数据信号。

公开(公告)号：CN1677570A

公开(公告)日：2005-10-05

申请号：CN200510062767.8

申请日：2005-03-30

Applicant: 株式会社瑞萨科技

Inventor： 藤泽友之 ,  柴原辉 ,  三谷秀德 ,  神田明彦

IPC: G11C16/02 ,  G11C16/06 ,  G11C29/00

CPC classification number: G11C16/3454 ,  G11C11/5628 ,  G11C16/3459 ,  G11C2211/5621

Abstract: 在本发明的非易失性半导体存储装置中，存储器阵列的存储器单元存储2比特。存储器阵列用读出放大器在校验时输出2比特。页缓存器的各2比特存储向对应的存储单元写入的写入目标值。屏蔽缓存器的各比特存储确定对对应的存储器单元的处理的值。写入驱动器在与选择出的存储器单元对应的屏蔽缓存器内的比特为“0”时施加写入脉冲。校验电路对从存储器阵列用读出放大器输出的2比特和页缓存器内的对应的2比特进行比较，在比较结果是一致时，如果对应的屏蔽缓存器内的比特为“0”，则改写为“1”。

公开(公告)号：CN1591687A

公开(公告)日：2005-03-09

申请号：CN200410070936.8

申请日：2004-07-16

Applicant: 株式会社瑞萨科技

Inventor： 松原谦 ,  高濑贤顺 ,  藤泽友之

IPC: G11C16/02

CPC classification number: G11C16/3468

Abstract: 本发明公开了一种半导体集成电路，对于非易失性存储器单元执行擦除而不引起中途耗尽。用于通过电擦除和写入反向地和可变地控制非易失性存储器单元的阈值电压的控制电路，该控制电路控制在擦除操作中对指定为一个单元的多个非易失性存储器单元执行擦除的擦除过程，对超过耗尽电平之前的预写回电平的非易失性存储器单元执行写入的第一写入过程，和在第一写入过程之后对超过写回电平的非易失性存储器单元执行写入的第二写入过程。由于通过对于可能超过擦除过程中的耗尽电平的非易失性存储器单元连续地执行第一写入过程，抑制了耗尽的发生，因此可以对非易失性存储器单元执行擦除，而不引起中途耗尽。