公开(公告)号：CN1677570A

公开(公告)日：2005-10-05

申请号：CN200510062767.8

申请日：2005-03-30

Applicant: 株式会社瑞萨科技

Inventor： 藤泽友之 ,  柴原辉 ,  三谷秀德 ,  神田明彦

IPC: G11C16/02 ,  G11C16/06 ,  G11C29/00

CPC classification number: G11C16/3454 ,  G11C11/5628 ,  G11C16/3459 ,  G11C2211/5621

Abstract: 在本发明的非易失性半导体存储装置中，存储器阵列的存储器单元存储2比特。存储器阵列用读出放大器在校验时输出2比特。页缓存器的各2比特存储向对应的存储单元写入的写入目标值。屏蔽缓存器的各比特存储确定对对应的存储器单元的处理的值。写入驱动器在与选择出的存储器单元对应的屏蔽缓存器内的比特为“0”时施加写入脉冲。校验电路对从存储器阵列用读出放大器输出的2比特和页缓存器内的对应的2比特进行比较，在比较结果是一致时，如果对应的屏蔽缓存器内的比特为“0”，则改写为“1”。