公开(公告)号：CN1591687A

公开(公告)日：2005-03-09

申请号：CN200410070936.8

申请日：2004-07-16

Applicant: 株式会社瑞萨科技

Inventor： 松原谦 ,  高濑贤顺 ,  藤泽友之

IPC: G11C16/02

CPC classification number: G11C16/3468

Abstract: 本发明公开了一种半导体集成电路，对于非易失性存储器单元执行擦除而不引起中途耗尽。用于通过电擦除和写入反向地和可变地控制非易失性存储器单元的阈值电压的控制电路，该控制电路控制在擦除操作中对指定为一个单元的多个非易失性存储器单元执行擦除的擦除过程，对超过耗尽电平之前的预写回电平的非易失性存储器单元执行写入的第一写入过程，和在第一写入过程之后对超过写回电平的非易失性存储器单元执行写入的第二写入过程。由于通过对于可能超过擦除过程中的耗尽电平的非易失性存储器单元连续地执行第一写入过程，抑制了耗尽的发生，因此可以对非易失性存储器单元执行擦除，而不引起中途耗尽。

公开(公告)号：CN1892911A

公开(公告)日：2007-01-10

申请号：CN200610100148.8

申请日：2006-06-30

Applicant: 株式会社瑞萨科技

Inventor： 冈山昌太 ,  松原谦

IPC: G11C16/06

CPC classification number: G11C16/3418

Abstract: 半导体存储装置设有：存储器阵列(1)，包含利用阈值电压的不同来存储数据的多个存储单元和利用阈值电压的不同来存储表示对应的存储单元的状态的数据的1个以上的参考单元的；控制电路(11)，根据对应于与作为读出对象的存储单元邻接的存储单元的参考单元所存储的数据来确定读出电压；读出部(50)，利用所确定的读出电压来对作为读出对象的存储单元进行读出；写入部(50)，在对作为写入对象的存储单元进行写入来设置写入状态时，将表示该存储单元是写入状态的数据写入到对应于该存储单元的参考单元上。

公开(公告)号：CN1625781A

公开(公告)日：2005-06-08

申请号：CN02828939.0

申请日：2002-11-15

Applicant: 株式会社瑞萨科技 ,  日立超大规模集成电路系统株式会社

Inventor： 高濑贤顺 ,  吉田敬一 ,  堀井崇史 ,  野副敦史 ,  田村隆之 ,  藤泽友之 ,  松原谦

IPC: G11C16/06 ,  G06F12/00

CPC classification number: G06F12/0246 ,  G06F12/0893 ,  G06F2212/2022 ,  G06F2212/7203 ,  G11C16/06 ,  G11C16/10 ,  G11C16/26 ,  G11C2216/22

Abstract: 非易失性存储装置(1)具有非易失性存储单元(FARY0－FARY3)、缓冲单元(BMRY0－BMRY3)和一个控制单元(CNT)，并且控制单元能够根据所接收的指令控制外部与缓冲单元之间的第一存取操作和非易失性存储单元与缓冲单元之间的第二存取处理，其中两个指令彼此分别地从外部发出。该控制单元能够根据从外部发送的指令独立地执行对非易失性存储单元和缓冲单元的存取控制。因此，有可能根据从外部发出的指令与非易失性存储单元的擦除操作同步地设置下一个对缓冲单元的写入数据，或者以高速向缓冲单元输出一次读出存储信息，该速度与高速缓冲存储器的操作相同。结果，有可能减少用于从/向非易失性存储单元读出/写入数据的数据转移的辅助操作。