公开(公告)号：CN1661723A

公开(公告)日：2005-08-31

申请号：CN200410061559.1

申请日：2004-12-30

Applicant: 株式会社瑞萨科技

Inventor： 布赖恩·阿特伍德 ,  渡部隆夫

IPC: G11C11/405 ,  H01L27/108

CPC classification number: G11C11/405

Abstract: 本发明一种提供一种使用了漏电电流小的3晶体管型动态单元的半导体集成电路。以降低待机时伴随通过3晶体管型动态单元中的存储晶体管的漏电电流的功率。在与电源端子之间设置连接构成存储器阵列的多个3晶体管型动态单元内的存储晶体管的源电极的开关。在动作时使上述开关导通，待机时使上述开关为非导通状态，由此截断待机时的漏电电流。

公开(公告)号：CN1700599B

公开(公告)日：2010-05-12

申请号：CN200510072780.1

申请日：2000-12-21

Applicant: 株式会社瑞萨科技

Inventor： 菅野雄介 ,  水野弘之 ,  阪田健 ,  渡部隆夫

IPC: H03K19/0175

CPC classification number: H03K19/0016 ,  H03K19/018521

Abstract: 具备本发明的电平变换电路的半导体器件，由用低压电源(VDD)使电平变换电路(LSC)进行动作的升压部分，和用高压电源(VDDQ)进行动作的电路部分(LSC2)构成。升压部分使用永远可以得到2×VDD电平的升压电路，以便使低压电源(VDD)可以在亚1V下进行动作。此外，使该低压电路作成为可以仅仅用可以高速动作的薄的氧化膜厚的MOSFET构成的电路构成。再有，为了使阻止在低压一侧电路CB1的睡眠模式时发生的电平变换电路的漏电流的设计容易化，在电路部分(LSC2)中，设置不需要来自外部的控制信号且在内部自律地对漏电流进行控制的电路(LPC)。

公开(公告)号：CN101834597A

公开(公告)日：2010-09-15

申请号：CN201010163012.8

申请日：2000-12-21

Applicant: 株式会社瑞萨科技

Inventor： 菅野雄介 ,  水野弘之 ,  阪田健 ,  渡部隆夫

IPC: H03K19/0175

CPC classification number: H03K19/0016 ,  H03K19/018521

Abstract: 本发明提供一种半导体器件，具备电平变换电路，由用低压电源(VDD)使电平变换电路(LSC)进行动作的升压部分和用高压电源(VDDQ)进行动作的电路部分(LSC2)构成。升压部分使用永远可以得到2×VDD电平的升压电路，以便使低压电源(VDD)可以在亚1V下进行动作。此外，使该低压电路作成为可以仅仅用可以高速动作的薄的氧化膜厚的MOSFET构成的电路构成。再有，为了使阻止在低压一侧电路CB1的睡眠模式时发生的电平变换电路的漏电流的设计容易化，在电路部分(LSC2)中，设置不需要来自外部的控制信号且在内部自律地对漏电流进行控制的电路(LPC)。

公开(公告)号：CN101436430A

公开(公告)日：2009-05-20

申请号：CN200810181438.9

申请日：2008-11-13

Applicant: 株式会社瑞萨科技

Inventor： 梶山新也 ,  品川裕 ,  水野真 ,  葛西秀男 ,  渡部隆夫 ,  竹村理一郎 ,  关口知纪

IPC: G11C16/06 ,  G11C16/08 ,  G06F13/16

CPC classification number: G11C7/1039 ,  G11C7/1075 ,  G11C16/26

Abstract: 本发明提供一种半导体集成电路装置，其即使在来自多个CPU的访问请求产生竞争时也能实现低等待时间下的访问。在X解码器(121)的后级配置了保持上述X解码器的输出信号而能传递给字线驱动器(106)的第一锁存电路(104)。在Y解码器(122)的后级配置了保持上述Y解码器的输出信号而能传递给上述Y选择电路的第二锁存电路(105)。在读出放大器(108)的后级配置了保持上述读出放大器的输出信号而能够传递给输出电路(111、112)的第三锁存电路(110)。由此，能使读取上述非易失性半导体存储器的存储数据时的一系列处理流水线化，即使是在来自多个CPU的访问请求产生竞争时，也能实现低等待时间下的访问。