公开(公告)号：CN1976032B

公开(公告)日：2010-09-29

申请号：CN200610162907.3

申请日：2006-11-29

Applicant: 株式会社瑞萨科技

Inventor： 林崇弘 ,  丰岛俊辅 ,  坂本和夫 ,  森野直纯 ,  田中一雄

IPC: H01L27/04 ,  H01L23/522 ,  H01L23/485

CPC classification number: H01L23/49844 ,  H01L23/49811 ,  H01L23/50 ,  H01L23/5226 ,  H01L23/5286 ,  H01L23/53228 ,  H01L23/585 ,  H01L24/05 ,  H01L24/06 ,  H01L24/49 ,  H01L27/0255 ,  H01L27/092 ,  H01L2224/02166 ,  H01L2224/05025 ,  H01L2224/05093 ,  H01L2224/05095 ,  H01L2224/05124 ,  H01L2224/05624 ,  H01L2224/06102 ,  H01L2224/06133 ,  H01L2224/06143 ,  H01L2224/06153 ,  H01L2224/06163 ,  H01L2224/49105 ,  H01L2224/85399 ,  H01L2924/00014 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01015 ,  H01L2924/01019 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01074 ,  H01L2924/01082 ,  H01L2924/12036 ,  H01L2924/1306 ,  H01L2924/14 ,  H01L2924/00 ,  H01L2224/05599 ,  H01L2224/45015 ,  H01L2924/207 ,  H01L2224/45099

Abstract: 本发明的目的在于提供一种能够减小半导体器件的平面尺寸的技术。输入/输出电路形成在半导体衬底上方，接地布线和电源布线通过输入/输出电路上方，且用于键合焊盘的导电层形成在其上方。输入/输出电路由用作保护元件的nMISFET形成区域和pMISFET形成区域中的MISFET元件、电阻元件形成区域中的电阻元件以及二极管元件形成区域中的二极管元件形成。连接到保护元件并置于接地布线和电源布线下方的布线在nMISFET形成区域和pMISFET形成区域之间以及在接地布线和电源布线之间的引出区域中引出，以连接到导电层。

公开(公告)号：CN101488501A

公开(公告)日：2009-07-22

申请号：CN200910000170.9

申请日：2009-01-14

Applicant: 株式会社瑞萨科技

Inventor： 藤井理子 ,  大林茂树 ,  森野直纯 ,  平岩笃 ,  渡会慎一 ,  吉田岳司 ,  越久和俊 ,  杉山雅夫 ,  近藤由宪 ,  江川雄一 ,  金子义之

IPC: H01L27/092 ,  H01L23/52 ,  H01L23/485

Abstract: 本发明提供一种在具有三重阱构造的半导体装置中可以提高制造成品率及产品可靠性的技术。本发明的半导体装置，在p型基板1内形成的深n型阱200内具备逆变器电路INV1，该逆变器电路INV1是由浅p型阱252内形成的n通道型场效应晶体管254n以及浅n型阱251内形成的p通道型场效应晶体管254p构成，且对于电路动作并无贡献，将浅p型阱252使用第1层配线253(M1)与基板1接线，将p通道型场效应晶体管254p的栅电极及n通道型场效应晶体管254n的栅电极使用最上层的配线255(M8)与浅n型阱251接线。

公开(公告)号：CN1976032A

公开(公告)日：2007-06-06

申请号：CN200610162907.3

申请日：2006-11-29

Applicant: 株式会社瑞萨科技

Inventor： 林崇弘 ,  丰岛俊辅 ,  坂本和夫 ,  森野直纯 ,  田中一雄

IPC: H01L27/04 ,  H01L23/522 ,  H01L23/485

CPC classification number: H01L23/49844 ,  H01L23/49811 ,  H01L23/50 ,  H01L23/5226 ,  H01L23/5286 ,  H01L23/53228 ,  H01L23/585 ,  H01L24/05 ,  H01L24/06 ,  H01L24/49 ,  H01L27/0255 ,  H01L27/092 ,  H01L2224/02166 ,  H01L2224/05025 ,  H01L2224/05093 ,  H01L2224/05095 ,  H01L2224/05124 ,  H01L2224/05624 ,  H01L2224/06102 ,  H01L2224/06133 ,  H01L2224/06143 ,  H01L2224/06153 ,  H01L2224/06163 ,  H01L2224/49105 ,  H01L2224/85399 ,  H01L2924/00014 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01015 ,  H01L2924/01019 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01074 ,  H01L2924/01082 ,  H01L2924/12036 ,  H01L2924/1306 ,  H01L2924/14 ,  H01L2924/00 ,  H01L2224/05599 ,  H01L2224/45015 ,  H01L2924/207 ,  H01L2224/45099

Abstract: 本发明的目的在于提供一种能够减小半导体器件的平面尺寸的技术。输入/输出电路形成在半导体衬底上方，接地布线和电源布线通过输入/输出电路上方，且用于键合焊盘的导电层形成在其上方。输入/输出电路由用作保护元件的nMISFET形成区域和pMISFET形成区域中的MISFET元件、电阻元件形成区域中的电阻元件以及二极管元件形成区域中的二极管元件形成。连接到保护元件并置于接地布线和电源布线下方的布线在nMISFET形成区域和pMISFET形成区域之间以及在接地布线和电源布线之间的引出区域中引出，以连接到导电层。

公开(公告)号：CN101685818A

公开(公告)日：2010-03-31

申请号：CN200910205258.4

申请日：2006-11-29

Applicant: 株式会社瑞萨科技

Inventor： 林崇弘 ,  丰岛俊辅 ,  坂本和夫 ,  森野直纯 ,  田中一雄

IPC: H01L27/04 ,  H01L23/528 ,  H01L23/485

CPC classification number: H01L23/49844 ,  H01L23/49811 ,  H01L23/50 ,  H01L23/5226 ,  H01L23/5286 ,  H01L23/53228 ,  H01L23/585 ,  H01L24/05 ,  H01L24/06 ,  H01L24/49 ,  H01L27/0255 ,  H01L27/092 ,  H01L2224/02166 ,  H01L2224/05025 ,  H01L2224/05093 ,  H01L2224/05095 ,  H01L2224/05124 ,  H01L2224/05624 ,  H01L2224/06102 ,  H01L2224/06133 ,  H01L2224/06143 ,  H01L2224/06153 ,  H01L2224/06163 ,  H01L2224/49105 ,  H01L2224/85399 ,  H01L2924/00014 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01015 ,  H01L2924/01019 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01074 ,  H01L2924/01082 ,  H01L2924/12036 ,  H01L2924/1306 ,  H01L2924/14 ,  H01L2924/00 ,  H01L2224/05599 ,  H01L2224/45015 ,  H01L2924/207 ,  H01L2224/45099

Abstract: 本发明的目的在于提供一种能够减小半导体器件的平面尺寸的技术。输入/输出电路形成在半导体衬底上方，接地布线和电源布线通过输入/输出电路上方，且用于键合焊盘的导电层形成在其上方。输入/输出电路由用作保护元件的nMISFET形成区域和pMISFET形成区域中的MISFET元件、电阻元件形成区域中的电阻元件以及二极管元件形成区域中的二极管元件形成。连接到保护元件并置于接地布线和电源布线下方的布线在nMISFET形成区域和pMISFET形成区域之间以及在接地布线和电源布线之间的引出区域中引出，以连接到导电层。

公开(公告)号：CN1925327A

公开(公告)日：2007-03-07

申请号：CN200610128021.7

申请日：2006-08-31

Applicant: 株式会社瑞萨科技

Inventor： 森野直纯 ,  入田隆宏 ,  五十岚康人

IPC: H03K17/22 ,  H03K19/00

CPC classification number: H03K17/22

Abstract: 本发明的目的是在上电时确保电路的初始状态直至电源电压被稳定，并防止外部输入/输出缓冲电路的输出电路在将预定寄存数值之类设定为初始数值时执行错误的操作。电源检测电路输出一个表明从外部提供的电源电压进入预定状态的电源电压检测信号。上电复位电路接收此电源电压检测信号，在预定时刻命令对内部电路进行初始设定操作，并响应于内部电路初始设定操作的完成，将外部输入/输出缓冲电路从高阻抗状态改变到可操作状态。因此，当外部输入/输出缓冲电路变成可操作时，内部电路的初始设定已经完成。

公开(公告)号：CN1573675A

公开(公告)日：2005-02-02

申请号：CN200410047241.8

申请日：2004-05-28

Applicant: 株式会社瑞萨科技

Inventor： 坂本和夫 ,  森野直纯 ,  工藤郁夫

IPC: G06F3/06

Abstract: 提供一种具有存储卡接口的微型计算机，即使当与卡(例如MMC卡)连接时也能够正确地锁存数据。在具有与外部装置(例如存储卡)的接口的微型计算机中，接口单元配置有：一个与用于输出时钟信号的外部端子连接的输出驱动器，以输出该时钟信号；一个等效负载电路，能够为从时钟信号通路中的输出驱动器前级的任意位置取出的时钟信号提供延迟，所提供的延迟等效于由与外部端子连接的外部负载产生的延迟，以便产生时钟信号来锁存从存储卡输入的数据。

公开(公告)号：CN101577277A

公开(公告)日：2009-11-11

申请号：CN200910136415.0

申请日：2009-05-06

Applicant: 株式会社瑞萨科技

Inventor： 森野直纯 ,  平岩笃 ,  越久和俊 ,  伊藤俊明 ,  五十岚元繁 ,  佐佐木隆行 ,  杉山雅夫 ,  柳田博史 ,  渡会慎一

IPC: H01L27/06 ,  H01L29/772 ,  H01L29/06 ,  H01L23/522 ,  H01L29/861 ,  H01L29/41

CPC classification number: H01L21/823892 ,  H01L27/0629 ,  H01L27/0928 ,  H01L2224/05554

Abstract: 本发明提供一种对于具有三阱结构的半导体装置能够提高制造良率以及产品可靠性的技术。在与在p型基板Sub内所形成的深n型阱DNW0、浅p型阱PW及浅n型阱NW的形成的区域所不同的区域上形成浅p型阱PW100，使用第2层布线将在所述浅p型阱PW100内所形成的p型扩散分接头PD100、与在深n型阱DNW0内的浅n型阱NW0内所形成的p型扩散分接头PD0加以连接，并且使用第2层以上的布线将在深n型阱DNW0内所形成的nMIS200n的栅电极以及pMIS200p的栅电极、与在基板Sub内所形成的nMIS100n的漏电极以及pMIS100p的漏电极加以连接。

公开(公告)号：CN100409163C

公开(公告)日：2008-08-06

申请号：CN200410047241.8

申请日：2004-05-28

Applicant: 株式会社瑞萨科技

Inventor： 坂本和夫 ,  森野直纯 ,  工藤郁夫

IPC: G06F3/06

Abstract: 本发明提供一种具有存储卡接口的微型计算机，即使当与卡(例如MMC卡)连接时也能够正确地锁存数据。在具有与外部装置(例如存储卡)的接口的微型计算机中，接口单元配置有：一个与用于输出时钟信号的外部端子连接的输出驱动器，以输出该时钟信号；一个等效负载电路，能够为从时钟信号通路中的输出驱动器前级的任意位置取出的时钟信号提供延迟，所提供的延迟等效于由与外部端子连接的外部负载产生的延迟，以便产生时钟信号来锁存从存储卡输入的数据。