公开(公告)号：CN109983558A

公开(公告)日：2019-07-05

申请号：CN201780071383.3

申请日：2017-11-07

Applicant: 株式会社爱发科

Inventor： 邻嘉津彦

IPC: H01L21/205 ,  C23C16/44 ,  C23C16/50 ,  H01L21/3065

Abstract: 抑制在层压表面存在除膜以外的成分。在成膜装置中，真空槽划分等离子体形成空间并具有含有石英的隔壁。防附着板设置在隔壁的至少一部分与等离子体形成空间之间，含有氧化钇、氮化硅及碳化硅中的至少一种。支撑台能够载置基板，该基板设置有具有底部和侧壁的沟槽或孔。等离子体产生源通过产生导入等离子体形成空间的含硅的成膜气体的第一等离子体，在底部及侧壁形成含硅的半导体膜。等离子体产生源通过产生导入等离子体形成空间的含卤素的蚀刻气体的第二等离子体，选择性地除去形成在侧壁上的上述半导体膜。控制部能够在产生第一等离子体与产生第二等离子体之间切换。

公开(公告)号：CN102124543A

公开(公告)日：2011-07-13

申请号：CN200980131469.6

申请日：2009-08-07

Applicant: 株式会社爱发科

Inventor： 邻嘉津彦 ,  西桥勉

IPC: H01L21/265 ,  H01L21/28 ,  H01L21/336 ,  H01L29/423 ,  H01L29/49 ,  H01L29/78

CPC classification number: H01L21/2236 ,  H01L29/6659 ,  H01L29/7833

Abstract: 本发明提供一种等离子体掺杂方法，其可将杂质均匀地注入待处理物内。该方法为，在生成作为P型杂质的含硼的乙硼烷气体和作为稀有气体的氩气的等离子体时，不为硅衬底13施加偏压电位，使该等离子体中的硼原子团21沉积在硅衬底13的表面上。然后，停止提供乙硼烷气体，并为硅衬底13施加偏压电位，使等离子体中的氩离子22向硅衬底13表面照射。通过使照射的氩离子22撞击硼原子团21，将硼原子团21注入硅衬底13内。通过热处理激活已注入的硼原子团21，即可在硅衬底13内形成P型杂质扩散层23。

公开(公告)号：CN107731657A

公开(公告)日：2018-02-23

申请号：CN201710670183.1

申请日：2017-08-08

Applicant: 株式会社爱发科

Inventor： 邻嘉津彦 ,  铃木康司

IPC: H01L21/02 ,  H01L21/3065 ,  C23C16/44

CPC classification number: H01L21/02521 ,  C23C16/44 ,  H01L21/0262 ,  H01L21/3065

Abstract: 本发明涉及成膜方法及成膜装置。课题在于，提供对于形成于沟槽等内的膜而言不形成空隙地在沟槽等内埋入膜的成膜方法。本发明的一方式的成膜方法包括以下工序：通过在设置有具有底部和侧壁的沟槽或孔的基板的表面产生包含硅的成膜气体的等离子体，从而在上述底部及上述侧壁形成包含硅的第1半导体膜。形成于上述侧壁的上述第1半导体膜通过在上述基板的上述表面产生包含卤素的蚀刻气体的等离子体而被选择性除去。通过在上述基板的上述表面产生第1等离子体，从而在上述底部及上述侧壁形成第2半导体膜。

公开(公告)号：CN102124543B

公开(公告)日：2013-03-13

申请号：CN200980131469.6

申请日：2009-08-07

Applicant: 株式会社爱发科

Inventor： 邻嘉津彦 ,  西桥勉

IPC: H01L21/265 ,  H01L21/28 ,  H01L21/336 ,  H01L29/423 ,  H01L29/49 ,  H01L29/78

CPC classification number: H01L21/2236 ,  H01L29/6659 ,  H01L29/7833

Abstract: 本发明提供一种等离子体掺杂方法，其可将杂质均匀地注入待处理物内。该方法为，在生成作为P型杂质的含硼的乙硼烷气体和作为稀有气体的氩气的等离子体时，不为硅衬底13施加偏压电位，使该等离子体中的硼原子团21沉积在硅衬底13的表面上。然后，停止提供乙硼烷气体，并为硅衬底13施加偏压电位，使等离子体中的氩离子22向硅衬底13表面照射。通过使照射的氩离子22撞击硼原子团21，将硼原子团21注入硅衬底13内。通过热处理激活已注入的硼原子团21，即可在硅衬底13内形成P型杂质扩散层23。

公开(公告)号：CN115249625A

公开(公告)日：2022-10-28

申请号：CN202210261055.2

申请日：2022-03-16

Applicant: 株式会社爱发科

Inventor： 堤贤吾 ,  小野洋平 ,  邻嘉津彦 ,  田代征仁

IPC: H01L21/67 ,  H01J37/32

Abstract: 本发明提供一种无须变更喷淋板，不改变激发后的蚀刻气体的生成条件，就能调节蚀刻对象物表面上的激发后的蚀刻气体的浓度分布的干蚀刻装置(EM)。其具备：第一喷淋板(4)，其在真空室(1)内与蚀刻对象物(Sw)相向配置，设置有多个第一喷出口(4a)；气体供给装置(5、6)，其向与真空室内隔绝、并与第一喷淋板的各第一喷出口接续的空间(Sp)中供给激发了的蚀刻气体。上述空间(Sp)被划分成多个，在这些划分出的各空间(S1、S2)中还设置有可导入进行了流量控制的惰性气体的惰性气体导入装置(51、52、71、72、71a、72a)，通过按空间导入的惰性气体的流量控制，自由调节向各空间导入的蚀刻气体的分配比例。

公开(公告)号：CN109983558B

公开(公告)日：2022-12-30

申请号：CN201780071383.3

申请日：2017-11-07

Applicant: 株式会社爱发科

Inventor： 邻嘉津彦

IPC: H01L21/205 ,  C23C16/44 ,  C23C16/50 ,  H01L21/3065

Abstract: 抑制在层压表面存在除膜以外的成分。在成膜装置中，真空槽划分等离子体形成空间并具有含有石英的隔壁。防附着板设置在隔壁的至少一部分与等离子体形成空间之间，含有氧化钇、氮化硅及碳化硅中的至少一种。支撑台能够载置基板，该基板设置有具有底部和侧壁的沟槽或孔。等离子体产生源通过产生导入等离子体形成空间的含硅的成膜气体的第一等离子体，在底部及侧壁形成含硅的半导体膜。等离子体产生源通过产生导入等离子体形成空间的含卤素的蚀刻气体的第二等离子体，选择性地除去形成在侧壁上的上述半导体膜。控制部能够在产生第一等离子体与产生第二等离子体之间切换。

公开(公告)号：CN114695108A

公开(公告)日：2022-07-01

申请号：CN202111420780.1

申请日：2021-11-26

Applicant: 株式会社爱发科

Inventor： 邻嘉津彦

IPC: H01L21/311 ,  H01L21/67

Abstract: 本发明供给一种能够提高衬底面内氧化硅膜的蚀刻量均匀性的蚀刻装置及蚀刻方法。本发明的蚀刻装置使用包含氟化氢和氨的处理气体来蚀刻氧化硅膜，其具有腔室、气体供给部、水蒸气供给部以及控制部。所述腔室构成为能够配置表面具有所述氧化硅膜的衬底。所述气体供给部构成为能够向所述腔室供给所述处理气体或所述处理气体的前体气体。所述水蒸气供给部构成为能够向所述腔室供给水蒸气。在蚀刻处理时，所述控制部以向所述腔室供给所述处理气体或所述前体气体、和所述水蒸气的方式控制所述气体供给部和所述水蒸气供给部。