-
公开(公告)号:CN101638769A
公开(公告)日:2010-02-03
申请号:CN200910165014.8
申请日:2009-07-28
CPC classification number: C23C14/042 , C03C17/001 , C03C2218/15 , C23C14/12 , Y10T156/10
Abstract: 提供一种成膜装置和使用该成膜装置的成膜方法,它们能够形成具有良好尺寸精度以及具有基板与掩模之间在将基板压向掩模时于平面方向上的减小的不对准的像素图案。该成膜装置包括使基板和掩模相互对准的对准机构以及用设置于挤压体的一端的接触部件将基板压向掩模的挤压机构,其中该挤压体被设置于真空室中。在通过对准机构使基板与掩模之间对准之后,使挤压体的接触部件和在与掩模相对的一侧上的基板的表面达到接触以压基板。
-
公开(公告)号:CN101638769B
公开(公告)日:2011-11-30
申请号:CN200910165014.8
申请日:2009-07-28
CPC classification number: C23C14/042 , C03C17/001 , C03C2218/15 , C23C14/12 , Y10T156/10
Abstract: 提供一种成膜装置和使用该成膜装置的成膜方法,它们能够形成具有良好尺寸精度以及具有基板与掩模之间在将基板压向掩模时于平面方向上的减小的不对准的像素图案。该成膜装置包括使基板和掩模相互对准的对准机构以及用设置于挤压体的一端的接触部件将基板压向掩模的挤压机构,其中该挤压体被设置于真空室中。在通过对准机构使基板与掩模之间对准之后,使挤压体的接触部件和在与掩模相对的一侧上的基板的表面达到接触以压基板。
-
公开(公告)号:CN101034652A
公开(公告)日:2007-09-12
申请号:CN200710006909.8
申请日:2007-01-30
Applicant: 株式会社日立显示器
CPC classification number: H01J29/30 , B82Y10/00 , H01J1/312 , H01J29/04 , H01J31/127
Abstract: 本发明提供一种图像显示装置。具有2维配置的多个像素和薄膜电子源,该薄膜电子源具备设置在各个前述像素且由信号布线之一形成的下部电极、由该下部电极表面的阳极氧化形成的电子加速层、以及层叠在该电子加速层上且发射电子的上部电极,本发明通过将设置在各个前述像素的前述电子加速层(阳极氧化膜)中所包含的含水氧化铝成分相对于该含水氧化铝成分与无水氧化铝成分之和的比率调整在0.25~0.42的范围,来抑制该电子加速层的二极管特性的劣化,提高前述图像显示装置的可靠性。
-
公开(公告)号:CN102312189B
公开(公告)日:2014-02-26
申请号:CN201110183672.7
申请日:2011-07-01
CPC classification number: C23C14/12 , C03C17/002 , C23C14/042 , C23C14/54 , H01J2237/0216
Abstract: 本发明涉及成膜装置。提供能够减少可传送到对准机构的振动和变形并由此抑制在表面方向上的基板和掩模之间的不对准的成膜装置。所述成膜装置包括:成膜室;对准机构支撑部件;和设置在对准机构支撑部件上的对准机构,其中:对准机构支撑部件包含用于放置对准机构的支撑板、和腿部;支撑板被设置为借助于腿部与成膜室的顶板分开;并且,支撑板的至少一部分由能够将传送到支撑板的振动转换成热能而由此抑制振动的阻尼材料形成。
-
公开(公告)号:CN102312189A
公开(公告)日:2012-01-11
申请号:CN201110183672.7
申请日:2011-07-01
CPC classification number: C23C14/12 , C03C17/002 , C23C14/042 , C23C14/54 , H01J2237/0216
Abstract: 本发明涉及成膜装置。提供能够减少可传送到对准机构的振动和变形并由此抑制在表面方向上的基板和掩模之间的不对准的成膜装置。所述成膜装置包括:成膜室;对准机构支撑部件;和设置在对准机构支撑部件上的对准机构,其中:对准机构支撑部件包含用于放置对准机构的支撑板、和腿部;支撑板被设置为借助于腿部与成膜室的顶板分开;并且,支撑板的至少一部分由能够将传送到支撑板的振动转换成热能而由此抑制振动的阻尼材料形成。
-
-
-
-