公开(公告)号：CN1420548A

公开(公告)日：2003-05-28

申请号：CN02151404.6

申请日：2002-11-15

Applicant: 株式会社日立制作所

Inventor： 古川亮一 ,  酒井哲 ,  山本智志

IPC: H01L21/8234

CPC classification number: H01L21/28194 ,  H01L21/28079 ,  H01L21/28202 ,  H01L21/823462 ,  H01L21/823842 ,  H01L21/823857 ,  H01L29/517 ,  H01L29/665 ,  H01L29/66545 ,  H01L29/7833

Abstract: 在同一衬底上形成具有相互不同厚度栅绝缘膜的MISFETS的过程中，在半导体衬底和栅绝缘层之间界面上有害的自然氧化膜的形成被抑制。组成内部电路的MISFET(Qn1和QP1)的栅绝缘层包含一氮氧化硅膜。组成I/O电路的MISFET(Qn2和QP2)的另一种栅绝缘层包含由一层氮氧化硅和一高介电性膜组成的叠层膜。在衬底上形成这样二类栅绝缘层的过程是在一多腔室系统的处理装置中连续进行的。相应地，该衬底将不暴露在空气之中。因而有可能抑制在衬底和栅绝缘层之间界面上有害外来物质的进入和自然氧化膜的形成。

公开(公告)号：CN1316599C

公开(公告)日：2007-05-16

申请号：CN02151432.1

申请日：2002-11-19

Applicant: 株式会社日立制作所

Inventor： 大塚文雄 ,  山本智志 ,  酒井哲

IPC: H01L21/822 ,  H01L27/08

CPC classification number: H01L21/28194 ,  H01L21/28518 ,  H01L21/76829 ,  H01L21/76832 ,  H01L21/76834 ,  H01L21/76897 ,  H01L21/823857 ,  H01L27/10873 ,  H01L27/10894 ,  H01L29/513 ,  H01L29/517 ,  H01L29/518

Abstract: 本发明提供一种方法，能在具有由高介电常数绝缘膜制成的栅极绝缘膜的多种类型的MIS晶体管的半导体集成电路器件中，在相同的衬底上形成具有高速性能的电路和高可靠性的电路。方法除去了逻辑区和I/O区中MIS晶体管扩散区上的高介电常数绝缘膜，在扩散区的表面上形成低阻硅化物层。另一方面，在存储区中，在MIS晶体管的扩散区上不形成硅化物层，用高介电常数绝缘膜覆盖扩散区，由此防止了形成间隔层、硅化物层以及接触孔期间对半导体衬底的损伤。

公开(公告)号：CN1301549C

公开(公告)日：2007-02-21

申请号：CN02151404.6

申请日：2002-11-15

Applicant: 株式会社日立制作所

Inventor： 古川亮一 ,  酒井哲 ,  山本智志

IPC: H01L21/8234

CPC classification number: H01L21/28194 ,  H01L21/28079 ,  H01L21/28202 ,  H01L21/823462 ,  H01L21/823842 ,  H01L21/823857 ,  H01L29/517 ,  H01L29/665 ,  H01L29/66545 ,  H01L29/7833

Abstract: 在同一衬底上形成具有相互不同厚度栅绝缘膜的MISFETS的过程中，在半导体衬底和栅绝缘层之间界面上有害的自然氧化膜的形成被抑制。组成内部电路的MISFET(Qn1和QP1)的栅绝缘层包含一氮氧化硅膜。组成I/O电路的MISFET(Qn2和QP2)的另一种栅绝缘层包含由一层氮氧化硅和一高介电性膜组成的叠层膜。在衬底上形成这样二类栅绝缘层的过程是在一多腔室系统的处理装置中连续进行的。相应地，该衬底将不暴露在空气之中。因而有可能抑制在衬底和栅绝缘层之间界面上有害外来物质的进入和自然氧化膜的形成。

公开(公告)号：CN1420546A

公开(公告)日：2003-05-28

申请号：CN02151432.1

申请日：2002-11-19

Applicant: 株式会社日立制作所

Inventor： 大塚文雄 ,  山本智志 ,  酒井哲

IPC: H01L21/822 ,  H01L27/08

CPC classification number: H01L21/28194 ,  H01L21/28518 ,  H01L21/76829 ,  H01L21/76832 ,  H01L21/76834 ,  H01L21/76897 ,  H01L21/823857 ,  H01L27/10873 ,  H01L27/10894 ,  H01L29/513 ,  H01L29/517 ,  H01L29/518

Abstract: 本发明提供一种方法，能在具有由高介电常数绝缘膜制成的栅极绝缘膜的多种类型的MIS晶体管的半导体集成电路器件中，在相同的衬底上形成具有高速性能的电路和高可靠性的电路。方法除去了逻辑区和I/O区中MIS晶体管扩散区上的高介电常数绝缘膜，在扩散区的表面上形成低阻硅化物层。另一方面，在存储区中，在MIS晶体管的扩散区上不形成硅化物层，用高介电常数绝缘膜覆盖扩散区，由此防止了形成间隔层、硅化物层以及接触孔期间对半导体衬底的损伤。