公开(公告)号：CN119730339A

公开(公告)日：2025-03-28

申请号：CN202410161487.5

申请日：2024-02-05

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 佐佐木雄一朗 ,  柴田武 ,  吉川大辉

IPC: H10D62/10 ,  H10D8/00 ,  H10D8/01 ,  H10D12/01 ,  H10D12/00 ,  H10D84/80

Abstract: 本发明的实施方式涉及半导体装置及其制造方法。根据一个实施方式，半导体装置具有第1电极、从第1电极分离的第2电极以及设置于所述第1电极与所述第2电极之间的半导体部。半导体部在与从第1电极朝向第2电极的第1方向垂直的第2方向上，具有第1区域、第2区域及设置于第1区域与第2区域之间的第3区域。第3区域包括设置于第1电极之上的第1导电型的第10半导体区域，以及设置于第10半导体区域之上，且在第2方向上设置于第6半导体区域与第9半导体区域之间的电流阻挡区域。

公开(公告)号：CN120019477A

公开(公告)日：2025-05-16

申请号：CN202380070983.3

申请日：2023-11-14

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 新垣耀平 ,  柴田武

IPC: H01L21/28 ,  H01L21/265 ,  H10D64/62 ,  H10D30/60 ,  H10D30/01

Abstract: 本发明提供一种能够提高特性的半导体装置的制造方法。根据实施方式，半导体装置的制造方法包括：在包括含有SiC且包含第一面的基板的结构体的所述第一面形成包含第一金属元素的第一金属层。所述制造方法包括：经由所述第一金属层向所述第一面注入包含选自He、Ne、Ar、Kr、Xe、Rn及Si中的至少1种的第一元素。所述制造方法包括：在所述注入之后，经由所述第一金属层对所述第一面照射激光。

公开(公告)号：CN1691270A

公开(公告)日：2005-11-02

申请号：CN200510066349.6

申请日：2005-04-22

Applicant: 株式会社东芝 ,  株式会社爱发科

Inventor： 柴田武 ,  隣嘉津彦

IPC: H01J37/317 ,  H01L21/265

CPC classification number: H01L29/6659 ,  H01J37/3171 ,  H01J2237/30411 ,  H01L21/2652 ,  H01L29/1033

Abstract: 一种离子注入装置(1)，包括离子发射单元(11)，设置成在不同条件下将离子发射到至少一个衬底的多个区域。衬底支撑单元(13)，设置成支撑所述衬底，并相对于从所述离子发射单元出射的离子改变所述至少一个衬底的位置。计算单元(15)，设置成根据为每个所述区域预先输入的校正信息，为每个所述区域制定校正工艺条件。通过校正用于离子发射的标准工艺条件来获得所述校正工艺条件。控制器(14)，控制所述离子发射单元和所述衬底支撑单元，以在所述校正工艺条件下将所述离子发射到每个所述区域。

公开(公告)号：CN105990418A

公开(公告)日：2016-10-05

申请号：CN201510553418.X

申请日：2015-09-02

Applicant: 株式会社东芝

Inventor： 柴田武

IPC: H01L29/778 ,  H01L21/335 ,  H01L29/06

CPC classification number: H01L21/78 ,  H01L21/3043 ,  H01L21/30612 ,  H01L21/30625 ,  H01L21/308 ,  H01L21/31 ,  H01L21/31116 ,  H01L21/76816 ,  H01L29/2003 ,  H01L29/41758 ,  H01L29/66462 ,  H01L29/7787 ,  H01L29/778 ,  H01L29/06 ,  H01L29/66431

Abstract: 本发明的实施方式提供一种能抑制氮化物半导体层的劣化的半导体装置及其制造方法。实施方式的半导体装置具备：硅衬底，具有第一区域、及与所述第一区域相邻的第二区域，且所述第一区域的厚度比所述第二区域的厚度薄；及氮化物半导体层，设置在所述硅衬底的所述第一区域上；且所述第二区域上不存在氮化物半导体层。

公开(公告)号：CN105428409A

公开(公告)日：2016-03-23

申请号：CN201510555672.3

申请日：2015-09-02

Applicant: 株式会社东芝

Inventor： 高田贤治 ,  柴田武

IPC: H01L29/778 ,  H01L29/40 ,  H01L21/28 ,  H01L21/335

CPC classification number: H01L29/778 ,  H01L21/28008 ,  H01L21/283 ,  H01L29/2003 ,  H01L29/402 ,  H01L29/404 ,  H01L29/452 ,  H01L29/4966 ,  H01L29/66431 ,  H01L29/66462 ,  H01L29/7783 ,  H01L29/7787 ,  H01L21/28

Abstract: 本发明的实施方式提供一种能够以低成本制造的半导体装置及其制造方法。实施方式的半导体装置具备：半导体区域；第一电极，设置在所述半导体区域之上；第二电极，设置在所述半导体区域之上，与所述第一电极并排，且包含与所述第一电极的材料相同的材料；第三电极，设置在所述半导体区域之上，且设置在所述第一电极及所述第二电极之间；第一绝缘膜，设置在所述半导体区域与所述第三电极之间；及第四电极，连接于所述第三电极，且包含与所述第一电极及所述第二电极的材料相同的材料。

公开(公告)号：CN1512545A

公开(公告)日：2004-07-14

申请号：CN200310113083.7

申请日：2003-12-25

Applicant: 株式会社东芝

Inventor： 柴田武 ,  须黑恭一

IPC: H01L21/027 ,  G03F1/16 ,  G03F7/00 ,  H01L21/00

CPC classification number: G03F1/20 ,  G03F1/40

Abstract: 在模板掩膜中，导电薄膜具有第一开口。在所述导电薄膜的除第一开口之外区域内形成绝缘膜。在所述绝缘膜上形成导电支座。第二开口穿过导电支座和绝缘膜，到达导电薄膜表面。在所述第二开口内形成导电元件。所述导电元件将导电支座和导电薄膜电连接。