公开(公告)号：CN119730339A

公开(公告)日：2025-03-28

申请号：CN202410161487.5

申请日：2024-02-05

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 佐佐木雄一朗 ,  柴田武 ,  吉川大辉

IPC: H10D62/10 ,  H10D8/00 ,  H10D8/01 ,  H10D12/01 ,  H10D12/00 ,  H10D84/80

Abstract: 本发明的实施方式涉及半导体装置及其制造方法。根据一个实施方式，半导体装置具有第1电极、从第1电极分离的第2电极以及设置于所述第1电极与所述第2电极之间的半导体部。半导体部在与从第1电极朝向第2电极的第1方向垂直的第2方向上，具有第1区域、第2区域及设置于第1区域与第2区域之间的第3区域。第3区域包括设置于第1电极之上的第1导电型的第10半导体区域，以及设置于第10半导体区域之上，且在第2方向上设置于第6半导体区域与第9半导体区域之间的电流阻挡区域。

公开(公告)号：CN119677148A

公开(公告)日：2025-03-21

申请号：CN202410161505.X

申请日：2024-02-05

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 佐佐木雄一朗

IPC: H10D62/10 ,  H10D64/23 ,  H10D12/00 ,  H10D12/01 ,  H10D30/01 ,  H10D30/60

Abstract: 本发明的实施方式涉及半导体装置及其制造方法。本发明的实施方式所涉及的半导体装置具有第1电极、第1导电型的第1半导体区域、栅极电极、第2导电型的第2半导体区域、第1导电型的第3半导体区域和第2电极。栅极电极隔着栅极绝缘层而设置于第1半导体区域之上。第2半导体区域在第2方向上隔着栅极绝缘层而与栅极电极相对。第2半导体区域包含：第1部分；第2部分，设置于第1部分之上，具有比第1部分高的第2导电型的杂质浓度；以及第3部分，在第2方向上位于第2部分与栅极电极之间，具有比第2部分高的第1元素的浓度。第1元素是从由碳、锗、锑及铟构成的组选择出的1个以上。