-
公开(公告)号：CN1442954A
公开(公告)日：2003-09-17
申请号：CN03120249.7
申请日：2003-03-06
Applicant: 株式会社东芝
IPC: H03K19/00
CPC classification number: G06F13/4027 , Y02D10/14 , Y02D10/151
Abstract: 本发明提供一种包含逻辑电路的总线缓冲电路，固定输入缓冲电路的输入，降低贯通电流，进一步实现低的功耗。具有：生成多个控制信号的控制电路；输入第1方向信号，且输出第2方向信号的第1端子；输出第1方向信号，且输入第2方向信号的第2端子；在第1及第2端子之间具备第1内部电路和第1输出缓冲电路的第1方向信号处理装置；在第2及第1端子之间具备第2内部电路和第2输出缓冲电路的第2方向信号处理装置；具备把第1内部电路及第1输出缓冲电路置于非动作状态的第1输入固定装置的第1输入缓冲电路；具备把第2内部电路及第2输出缓冲电路置于非动作状态的第2输入固定装置的第2输入缓冲电路。
-
公开(公告)号：CN1988152A
公开(公告)日：2007-06-27
申请号：CN200610143627.8
申请日：2006-11-02
Applicant: 株式会社东芝
IPC: H01L27/02 , H01L27/00 , H01L23/522
CPC classification number: H01L23/66 , H01L23/552 , H01L24/16 , H01L24/48 , H01L2223/6644 , H01L2224/16 , H01L2224/48091 , H01L2224/48227 , H01L2924/00014 , H01L2924/14 , H01L2924/19041 , H01L2924/30107 , H03F3/195 , H03F2200/114 , H03H1/0007 , H01L2224/45099 , H01L2224/45015 , H01L2924/207
Abstract: 一种半导体器件，包括：封装基板；以及被安装在封装基板上的半导体芯片，其中，半导体芯片具备：输出部；和降低从数据通信路径发出的电磁波噪声的滤波器部。输出部向数据通信路径中输出数据信号、并且具有补充数据信号的缓冲放大器部。
-
公开(公告)号：CN1258879C
公开(公告)日：2006-06-07
申请号：CN02106949.2
申请日：1995-02-16
Applicant: 株式会社东芝
IPC: H03K19/0175
CPC classification number: H03K19/09429 , H03K19/00315 , H03K19/018521
Abstract: 本发明提供的输出电路能够作全信号变化输出，同时在连接多个输出的应用场合，即使供给大小不同的电源电位也能防止电源之间电流的流通。其输出级由P沟道和N沟道NOS晶体管P1、N1组成，产生用来驱动二个MOS的晶体管栅极的控制信号的产生装置则由“与非”门、“或非”门NOR1和反相器INV1来构成。输出级的P沟道晶体管P1其源极和栅基在电位上是分隔开的，在此MOS晶体管P1的栅基与栅极之间连接以P沟道MOS晶体管P8的源极、漏极。
-
公开(公告)号：CN1095247C
公开(公告)日：2002-11-27
申请号：CN95103204.6
申请日：1995-02-16
Applicant: 株式会社东芝
IPC: H03K19/0175 , H03K19/003
CPC classification number: H03K19/09429 , H03K19/00315 , H03K19/018521
Abstract: 本发明提供的输出电路能够作全信号变化输出，同时在连接多个输出的应用场合，即使供给大小不同的电源电位也能防止电源之间电流的流通。其输出级由P沟道和N沟道NOS晶体管P1、N1组成，产生用来驱动二个MOS的晶体管栅极的控制信号的产生装置则由″与非″门、″或非″门NOR1和反相器INV1来构成。输出级的P沟道晶体管P1其源极和栅基在电位上是分隔开的，在此MOS晶体管P1的栅基与棚极之间连接以P沟MOS晶体管P8的源极、漏极。
-
公开(公告)号：CN1270440C
公开(公告)日：2006-08-16
申请号：CN03120249.7
申请日：2003-03-06
Applicant: 株式会社东芝
IPC: H03K19/00
CPC classification number: G06F13/4027 , Y02D10/14 , Y02D10/151
Abstract: 本发明提供一种包含逻辑电路的总线缓冲电路，固定输入缓冲电路的输入，降低贯通电流，进一步实现低的功耗。具有：生成多个控制信号的控制电路；输入第1方向信号，且输出第2方向信号的第1端子；输出第1方向信号，且输入第2方向信号的第2端子；在第1及第2端子之间具备第1内部电路和第1输出缓冲电路的第1方向信号处理装置；在第2及第1端子之间具备第2内部电路和第2输出缓冲电路的第2方向信号处理装置；具备把第1内部电路及第1输出缓冲电路置于非动作状态的第1输入固定装置的第1输入缓冲电路；具备把第2内部电路及第2输出缓冲电路置于非动作状态的第2输入固定装置的第2输入缓冲电路。
-
Patent Agency Ranking
公开(公告)号：CN1230902C
公开(公告)日：2005-12-07
申请号：CN01137184.6
申请日：2001-10-24
Applicant: 株式会社东芝
CPC classification number: H01L27/0266
Abstract: 半导体装置具备供给电源电位的电源端子和供给基准电位的基准端子、第1、第2p沟和第1、第2n沟MOS晶体管。第1p沟MOS晶体管的栅极、源极和背面栅极连接电源端子。第2p沟MOS晶体管的源极连接第1p沟MOS晶体管的漏极，背面栅极连接电源端子，栅极和漏极连接基准端子。第1n沟MOS晶体管的栅极、源极和背面栅极连接基准端子。第2n沟MOS晶体管的源极连接第1n沟MOS晶体管的漏极，背面栅极连接基准端子，栅极和漏极连接电源端子。
-
公开(公告)号：CN100485932C
公开(公告)日：2009-05-06
申请号：CN200610143627.8
申请日：2006-11-02
Applicant: 株式会社东芝
IPC: H01L27/02 , H01L27/00 , H01L23/522
CPC classification number: H01L23/66 , H01L23/552 , H01L24/16 , H01L24/48 , H01L2223/6644 , H01L2224/16 , H01L2224/48091 , H01L2224/48227 , H01L2924/00014 , H01L2924/14 , H01L2924/19041 , H01L2924/30107 , H03F3/195 , H03F2200/114 , H03H1/0007 , H01L2224/45099 , H01L2224/45015 , H01L2924/207
Abstract: 一种半导体器件，包括：封装基板；以及被安装在封装基板上的半导体芯片，其中，半导体芯片具备：输出部；和降低从数据通信路径发出的电磁波噪声的滤波器部。输出部向数据通信路径中输出数据信号、并且具有补充数据信号的缓冲放大器部。
-
公开(公告)号：CN1492587A
公开(公告)日：2004-04-28
申请号：CN02106949.2
申请日：1995-02-16
Applicant: 株式会社东芝
IPC: H03K19/0175
CPC classification number: H03K19/09429 , H03K19/00315 , H03K19/018521
Abstract: 本发明提供的输出电路能够作全信号变化输出，同时在连接多个输出的应用场合，即使供给大小不同的电源电位也能防止电源之间电流的流通。其输出级由P沟道和N沟道NOS晶体管P1、N1组成，产生用来驱动二个MOS的晶体管栅极的控制信号的产生装置则由“与非”门、“或非”门NOR1和反相器INV1来构成。输出级的P沟道晶体管P1其源极和栅基在电位上是分隔开的，在此MOS晶体管P1的栅基与栅极之间连接以P沟道MOS晶体管P8的源极、漏极。
-
公开(公告)号：CN1350331A
公开(公告)日：2002-05-22
申请号：CN01137184.6
申请日：2001-10-24
Applicant: 株式会社东芝
CPC classification number: H01L27/0266
Abstract: 半导体装置具备供给电源电位的电源端子和供给基准电位的基准端子、第1、第2p沟和第1、第2n沟MOS晶体管。第1p沟MOS晶体管的栅极、源极和背面栅极连接电源端子。第2p沟MOS晶体管的源极连接第1p沟MOS晶体管的漏极,背面栅极连接电源端子,栅极和漏极连接基准端子。第1n沟MOS晶体管的栅极、源极和背面栅极连接基准端子。第2n沟MOS晶体管的源极连接第1n沟MOS晶体管的漏极,背面栅极连接基准端子,栅极和漏极连接电源端子。
-
公开(公告)号：CN1111420A
公开(公告)日：1995-11-08
申请号：CN95103204.6
申请日：1995-02-16
Applicant: 株式会社东芝
IPC: H03K19/0175 , H03K19/003
CPC classification number: H03K19/09429 , H03K19/00315 , H03K19/018521
Abstract: 本发明提供的输出电路能够作全信号变化输出，同时在连接多个输出的应用场合，即使供给大小不同的电源电位也能防止电源之间电流的流通。其输出级由P沟道和N沟道NOS晶体管P1、N1组成，产生用来驱动二个MOS的晶体管栅极的控制信号的产生装置则由“与”与非“门”或门“非”NOR1和反相器INV1来构成。输出级的P沟道晶体管P1其源极和栅基在电位上是分隔开的，在此MOS晶体管P1的栅基与栅极之间连接以P沟道MOS晶体管P8的源极、漏极。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.018 seconds)
