-
公开(公告)号：CN1988152A
公开(公告)日：2007-06-27
申请号：CN200610143627.8
申请日：2006-11-02
Applicant: 株式会社东芝
IPC: H01L27/02 , H01L27/00 , H01L23/522
CPC classification number: H01L23/66 , H01L23/552 , H01L24/16 , H01L24/48 , H01L2223/6644 , H01L2224/16 , H01L2224/48091 , H01L2224/48227 , H01L2924/00014 , H01L2924/14 , H01L2924/19041 , H01L2924/30107 , H03F3/195 , H03F2200/114 , H03H1/0007 , H01L2224/45099 , H01L2224/45015 , H01L2924/207
Abstract: 一种半导体器件，包括：封装基板；以及被安装在封装基板上的半导体芯片，其中，半导体芯片具备：输出部；和降低从数据通信路径发出的电磁波噪声的滤波器部。输出部向数据通信路径中输出数据信号、并且具有补充数据信号的缓冲放大器部。
-
公开(公告)号：CN100485932C
公开(公告)日：2009-05-06
申请号：CN200610143627.8
申请日：2006-11-02
Applicant: 株式会社东芝
IPC: H01L27/02 , H01L27/00 , H01L23/522
CPC classification number: H01L23/66 , H01L23/552 , H01L24/16 , H01L24/48 , H01L2223/6644 , H01L2224/16 , H01L2224/48091 , H01L2224/48227 , H01L2924/00014 , H01L2924/14 , H01L2924/19041 , H01L2924/30107 , H03F3/195 , H03F2200/114 , H03H1/0007 , H01L2224/45099 , H01L2224/45015 , H01L2924/207
Abstract: 一种半导体器件，包括：封装基板；以及被安装在封装基板上的半导体芯片，其中，半导体芯片具备：输出部；和降低从数据通信路径发出的电磁波噪声的滤波器部。输出部向数据通信路径中输出数据信号、并且具有补充数据信号的缓冲放大器部。
-
公开(公告)号：CN1521949A
公开(公告)日：2004-08-18
申请号：CN200410005009.8
申请日：2004-02-12
Applicant: 株式会社东芝
IPC: H03K19/00
CPC classification number: H03K19/018507
Abstract: 本发明提供一种在实现芯片尺寸缩小与控制简化的同时，可准确设定输出到各端子的电压的信号电平变换器。信号电平变换器连接于第1端子与第2端子之间，第1端子连接于在比基准电压高的第1电源电压动作的第1逻辑电路上，第2端子连接于在比第1电源电压高的第2电源电压动作的第2逻辑电路上。具备开关晶体管，通过提供给栅极的控制信号，在第1端子与第2端子之间形成电流路径；和总线保持电路，在第1和第2的一个端子为输入端子时，将经该晶体管传递来的信号电平变为所述另一端子的信号电平。在双向信号传递的情况下，在开关晶体管与输出侧的端子之间设置第1、第2总线保持电路，在单向的情况下，在与输出端子之间设置一个总线保持电路。
-
公开(公告)号：CN1350331A
公开(公告)日：2002-05-22
申请号：CN01137184.6
申请日：2001-10-24
Applicant: 株式会社东芝
CPC classification number: H01L27/0266
Abstract: 半导体装置具备供给电源电位的电源端子和供给基准电位的基准端子、第1、第2p沟和第1、第2n沟MOS晶体管。第1p沟MOS晶体管的栅极、源极和背面栅极连接电源端子。第2p沟MOS晶体管的源极连接第1p沟MOS晶体管的漏极,背面栅极连接电源端子,栅极和漏极连接基准端子。第1n沟MOS晶体管的栅极、源极和背面栅极连接基准端子。第2n沟MOS晶体管的源极连接第1n沟MOS晶体管的漏极,背面栅极连接基准端子,栅极和漏极连接电源端子。
-
公开(公告)号：CN104242902A
公开(公告)日：2014-12-24
申请号：CN201410042734.6
申请日：2014-01-29
Applicant: 株式会社东芝
Inventor： 泷场明
IPC: H03K19/0175
CPC classification number: H03K17/693 , H03K17/145 , H03K2217/0054 , Y10T307/747
Abstract: 提供一种总线开关电路能够使输出信号接近规定的电平并更高速地传送信号。总线开关电路具备在第1输入输出端子和第2输入输出端子之间连接的总线开关元件。总线开关电路具备在第2输入输出端子和第1电压线之间连接的第1开关元件。总线开关电路具备在第2输入输出端子和第1电压线之间连接并且使电流流过的驱动能力比第1开关元件小的第2开关元件。总线开关电路具备信号生成电路，该信号生成电路根据对向第1输入输出端子施加的第1电压和第1阈值进行比较所得的结果，输出第1控制信号及第2控制信号，控制第1开关元件及第2开关元件。
-
Patent Agency Ranking
公开(公告)号：CN100367669C
公开(公告)日：2008-02-06
申请号：CN200410102198.0
申请日：2004-12-15
Applicant: 株式会社东芝
Inventor： 泷场明
IPC: H03K19/0175 , H03K19/00
CPC classification number: H03K19/018521
Abstract: 本发明公开了一种信号电平转换电路，具有用于低电源电压之信号的第一端子；用于比低电源电压高的高电源电压之信号的第二端子；电平转换器，设置在从第一端子到第二端子的信号路径上，用以将低电源电压信号转换成高电源电压信号，以及第一输入缓冲器电路，包括P1和N1的第一反相器，P1和N1的栅极都连接到第一端子；以及单向器件，设置在低电源电压与P1的源极之间。电平转换器包括第二和第三反相器，它们设置在该第一输入缓冲器的输出与第二端子之间，并且使用高电源电压以及串联连接，第一输入缓冲器的输出被提供给第二反相器的输入和第三反相器的输出，以及使用高电源电压的第二反相器的电路阈值被设定为低于通过从低电源电压减去单向器件所消耗的电压降所获得的电压。用于计算低或者高电源电压的第一逻辑电路设置在信号路径的特定部分，以及第一逻辑电路的电路阈值被设置为低于通过从低电源电压中减去单向器件所消耗的电压降所获得的电压。
-
公开(公告)号：CN1442954A
公开(公告)日：2003-09-17
申请号：CN03120249.7
申请日：2003-03-06
Applicant: 株式会社东芝
IPC: H03K19/00
CPC classification number: G06F13/4027 , Y02D10/14 , Y02D10/151
Abstract: 本发明提供一种包含逻辑电路的总线缓冲电路，固定输入缓冲电路的输入，降低贯通电流，进一步实现低的功耗。具有：生成多个控制信号的控制电路；输入第1方向信号，且输出第2方向信号的第1端子；输出第1方向信号，且输入第2方向信号的第2端子；在第1及第2端子之间具备第1内部电路和第1输出缓冲电路的第1方向信号处理装置；在第2及第1端子之间具备第2内部电路和第2输出缓冲电路的第2方向信号处理装置；具备把第1内部电路及第1输出缓冲电路置于非动作状态的第1输入固定装置的第1输入缓冲电路；具备把第2内部电路及第2输出缓冲电路置于非动作状态的第2输入固定装置的第2输入缓冲电路。
-
公开(公告)号：CN1298107C
公开(公告)日：2007-01-31
申请号：CN200410005009.8
申请日：2004-02-12
Applicant: 株式会社东芝
IPC: H03K19/00
CPC classification number: H03K19/018507
Abstract: 本发明提供一种在实现芯片尺寸缩小与控制简化的同时，可准确设定输出到各端子的电压的信号电平变换器。信号电平变换器连接于第1端子与第2端子之间，第1端子连接于在比基准电压高的第1电源电压动作的第1逻辑电路上，第2端子连接于在比第1电源电压高的第2电源电压动作的第2逻辑电路上。具备开关晶体管，通过提供给栅极的控制信号，在第1端子与第2端子之间形成电流路径；和总线保持电路，在第1和第2的一个端子为输入端子时，将经该晶体管传递来的信号电平变为所述另一端子的信号电平。在双向信号传递的情况下，在开关晶体管与输出侧的端子之间设置第1、第2总线保持电路，在单向的情况下，在与输出端子之间设置一个总线保持电路。
-
公开(公告)号：CN1270440C
公开(公告)日：2006-08-16
申请号：CN03120249.7
申请日：2003-03-06
Applicant: 株式会社东芝
IPC: H03K19/00
CPC classification number: G06F13/4027 , Y02D10/14 , Y02D10/151
Abstract: 本发明提供一种包含逻辑电路的总线缓冲电路，固定输入缓冲电路的输入，降低贯通电流，进一步实现低的功耗。具有：生成多个控制信号的控制电路；输入第1方向信号，且输出第2方向信号的第1端子；输出第1方向信号，且输入第2方向信号的第2端子；在第1及第2端子之间具备第1内部电路和第1输出缓冲电路的第1方向信号处理装置；在第2及第1端子之间具备第2内部电路和第2输出缓冲电路的第2方向信号处理装置；具备把第1内部电路及第1输出缓冲电路置于非动作状态的第1输入固定装置的第1输入缓冲电路；具备把第2内部电路及第2输出缓冲电路置于非动作状态的第2输入固定装置的第2输入缓冲电路。
-
公开(公告)号：CN1230902C
公开(公告)日：2005-12-07
申请号：CN01137184.6
申请日：2001-10-24
Applicant: 株式会社东芝
CPC classification number: H01L27/0266
Abstract: 半导体装置具备供给电源电位的电源端子和供给基准电位的基准端子、第1、第2p沟和第1、第2n沟MOS晶体管。第1p沟MOS晶体管的栅极、源极和背面栅极连接电源端子。第2p沟MOS晶体管的源极连接第1p沟MOS晶体管的漏极，背面栅极连接电源端子，栅极和漏极连接基准端子。第1n沟MOS晶体管的栅极、源极和背面栅极连接基准端子。第2n沟MOS晶体管的源极连接第1n沟MOS晶体管的漏极，背面栅极连接基准端子，栅极和漏极连接电源端子。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.019 seconds)
