公开(公告)号：CN103208513A

公开(公告)日：2013-07-17

申请号：CN201210222992.3

申请日：2012-06-28

Applicant: 株式会社东芝

Inventor： 白井浩司 ,  稻积贤 ,  平汤刚士 ,  坂本寿博

IPC: H01L29/08 ,  H01L27/092

CPC classification number: H01L27/092 ,  H01L21/823814 ,  H01L21/823892 ,  H01L29/0653 ,  H01L29/0847 ,  H01L29/1083 ,  H01L29/42368 ,  H01L29/7835

Abstract: 一种半导体装置，该半导体装置具备：导电型为p型的半导体基板；设在上述半导体基板上、导电型为n型的埋入层；设在上述埋入层上、导电型为p型的背栅层；设在上述背栅层上、导电型为n型的漏极层；设在上述背栅层上、与上述漏极层分离、导电型为n型的源极层；在上述背栅层中的上述漏极层与上述源极层之间的部分的正上方区域设置的栅电极；以及与上述漏极层的上表面的一部分接触的漏电极。上述漏极层与上述漏电极的接触面的正下方区域中的上述漏极层的厚度，是上述接触面的正下方区域中的上述背栅层以及上述漏极层的合计厚度的一半。

公开(公告)号：CN103208513B

公开(公告)日：2015-12-16

申请号：CN201210222992.3

申请日：2012-06-28

Applicant: 株式会社东芝

Inventor： 白井浩司 ,  稻积贤 ,  平汤刚士 ,  坂本寿博

IPC: H01L29/08 ,  H01L27/092

CPC classification number: H01L27/092 ,  H01L21/823814 ,  H01L21/823892 ,  H01L29/0653 ,  H01L29/0847 ,  H01L29/1083 ,  H01L29/42368 ,  H01L29/7835

Abstract: 一种半导体装置，该半导体装置具备：导电型为p型的半导体基板；设在上述半导体基板上、导电型为n型的埋入层；设在上述埋入层上、导电型为p型的背栅层；设在上述背栅层上、导电型为n型的漏极层；设在上述背栅层上、与上述漏极层分离、导电型为n型的源极层；在上述背栅层中的上述漏极层与上述源极层之间的部分的正上方区域设置的栅电极；以及与上述漏极层的上表面的一部分接触的漏电极。上述漏极层与上述漏电极的接触面的正下方区域中的上述漏极层的厚度，是上述接触面的正下方区域中的上述背栅层以及上述漏极层的合计厚度的一半。

公开(公告)号：CN103219360B

公开(公告)日：2016-01-20

申请号：CN201210222983.4

申请日：2012-06-28

Applicant: 株式会社东芝

Inventor： 白井浩司 ,  清水茉莉子

IPC: H01L29/06 ,  H01L29/866 ,  H01L27/06

CPC classification number: H01L29/0619 ,  H01L27/0629 ,  H01L29/66106 ,  H01L29/7833 ,  H01L29/866

Abstract: 一种半导体装置，该半导体装置具备：第1导电型的第1半导体层；设置在上述第1半导体层上的第1导电型的第2半导体层；在上述第2半导体层上与上述第2半导体层接合设置的第2导电型的第3半导体层；包围上述第3半导体层的周围、比上述第3半导体层深的元件分离层；以及设在上述第3半导体层与上述元件分离层之间、与上述第3半导体层邻接、比上述第3半导体层深的第2导电型的保护环层。

公开(公告)号：CN102694024A

公开(公告)日：2012-09-26

申请号：CN201110278316.3

申请日：2011-09-19

Applicant: 株式会社东芝

Inventor： 小松香奈子 ,  森冈纯 ,  白井浩司 ,  高桥启太 ,  山田翼 ,  清水茉莉子

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/10

CPC classification number: H01L29/7823 ,  H01L29/0653 ,  H01L29/0692 ,  H01L29/0696 ,  H01L29/0847 ,  H01L29/0886 ,  H01L29/1045 ,  H01L29/7816 ,  H01L29/7835

Abstract: 一种半导体器件，其第1导电型的第1半导体层将第1方向作为长度方向，从元件区域延伸至元件终端区域，具有第1杂质浓度，第1导电型的第2半导体层在第1半导体层的下层，将第1方向作为长度方向，从元件区域延伸至元件终端区域，具有比第1杂质浓度小的第2杂质浓度，第1导电型的第3半导体层将第1方向作为长度方向，从元件区域延伸至元件终端区域，具有比第2杂质浓度小的第3杂质浓度，与第2半导体层相接地配置。元件区域中第1半导体层与场氧化膜之间的边界、与第3半导体层在所述第5半导体层侧的端部之间的距离，比元件终端区域中第1半导体层与场氧化膜之间的边界、与第3半导体层在第5半导体层侧的端部之间的距离小。

公开(公告)号：CN102694024B

公开(公告)日：2014-12-03

申请号：CN201110278316.3

申请日：2011-09-19

Applicant: 株式会社东芝

Inventor： 小松香奈子 ,  森冈纯 ,  白井浩司 ,  高桥启太 ,  山田翼 ,  清水茉莉子

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/10

CPC classification number: H01L29/7823 ,  H01L29/0653 ,  H01L29/0692 ,  H01L29/0696 ,  H01L29/0847 ,  H01L29/0886 ,  H01L29/1045 ,  H01L29/7816 ,  H01L29/7835

Abstract: 一种半导体器件，其第1导电型的第1半导体层将第1方向作为长度方向，从元件区域延伸至元件终端区域，具有第1杂质浓度，第1导电型的第2半导体层在第1半导体层的下层，将第1方向作为长度方向，从元件区域延伸至元件终端区域，具有比第1杂质浓度小的第2杂质浓度，第1导电型的第3半导体层将第1方向作为长度方向，从元件区域延伸至元件终端区域，具有比第2杂质浓度小的第3杂质浓度，与第2半导体层相接地配置。元件区域中第1半导体层与场氧化膜之间的边界、与第3半导体层在所述第5半导体层侧的端部之间的距离，比元件终端区域中第1半导体层与场氧化膜之间的边界、与第3半导体层在第5半导体层侧的端部之间的距离小。

公开(公告)号：CN103219360A

公开(公告)日：2013-07-24

申请号：CN201210222983.4

申请日：2012-06-28

Applicant: 株式会社东芝

Inventor： 白井浩司 ,  清水茉莉子

IPC: H01L29/06 ,  H01L29/866 ,  H01L27/06

CPC classification number: H01L29/0619 ,  H01L27/0629 ,  H01L29/66106 ,  H01L29/7833 ,  H01L29/866

Abstract: 一种半导体装置，该半导体装置具备：第1导电型的第1半导体层；设置在上述第1半导体层上的第1导电型的第2半导体层；在上述第2半导体层上与上述第2半导体层接合设置的第2导电型的第3半导体层；包围上述第3半导体层的周围、比上述第3半导体层深的元件分离层；以及设在上述第3半导体层与上述元件分离层之间、与上述第3半导体层邻接、比上述第3半导体层深的第2导电型的保护环层。