公开(公告)号：CN103633142B

公开(公告)日：2016-08-03

申请号：CN201310093453.9

申请日：2013-03-22

Applicant: 株式会社东芝

Inventor： 清水茉莉子 ,  森冈纯 ,  高桥启太 ,  小松香奈子 ,  西郡正人

IPC: H01L29/78 ,  H01L29/06

CPC classification number: H01L29/7816 ,  H01L29/0653 ,  H01L29/0692 ,  H01L29/1045 ,  H01L29/7835

Abstract: 本发明提供一种半导体装置，能够在耐压水准相互不同的多个种类的DMOS之间，使对基板穿通耐压成为一定值以上。实施方式的半导体装置，具备：第一导电型的第一半导体层；以及第二导电型的第二半导体层，在每个相互分离的第一区域和第二区域中，设置在上述第一半导体层上的一部分。并且，上述第一区域中的、连接上述第四半导体层与上述第六半导体层的方向上的上述第一绝缘膜的两端间的第一距离比上述第二区域中的上述第一距离长，上述第一区域中的、上述第二绝缘膜在上述第二半导体层的内周侧的端缘与上述第三半导体层在上述第二半导体层的外周侧的端缘之间的第二距离比上述第二区域中的上述第二距离短。

公开(公告)号：CN102694024B

公开(公告)日：2014-12-03

申请号：CN201110278316.3

申请日：2011-09-19

Applicant: 株式会社东芝

Inventor： 小松香奈子 ,  森冈纯 ,  白井浩司 ,  高桥启太 ,  山田翼 ,  清水茉莉子

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/10

CPC classification number: H01L29/7823 ,  H01L29/0653 ,  H01L29/0692 ,  H01L29/0696 ,  H01L29/0847 ,  H01L29/0886 ,  H01L29/1045 ,  H01L29/7816 ,  H01L29/7835

Abstract: 一种半导体器件，其第1导电型的第1半导体层将第1方向作为长度方向，从元件区域延伸至元件终端区域，具有第1杂质浓度，第1导电型的第2半导体层在第1半导体层的下层，将第1方向作为长度方向，从元件区域延伸至元件终端区域，具有比第1杂质浓度小的第2杂质浓度，第1导电型的第3半导体层将第1方向作为长度方向，从元件区域延伸至元件终端区域，具有比第2杂质浓度小的第3杂质浓度，与第2半导体层相接地配置。元件区域中第1半导体层与场氧化膜之间的边界、与第3半导体层在所述第5半导体层侧的端部之间的距离，比元件终端区域中第1半导体层与场氧化膜之间的边界、与第3半导体层在第5半导体层侧的端部之间的距离小。

公开(公告)号：CN103219360A

公开(公告)日：2013-07-24

申请号：CN201210222983.4

申请日：2012-06-28

Applicant: 株式会社东芝

Inventor： 白井浩司 ,  清水茉莉子

IPC: H01L29/06 ,  H01L29/866 ,  H01L27/06

CPC classification number: H01L29/0619 ,  H01L27/0629 ,  H01L29/66106 ,  H01L29/7833 ,  H01L29/866

Abstract: 一种半导体装置，该半导体装置具备：第1导电型的第1半导体层；设置在上述第1半导体层上的第1导电型的第2半导体层；在上述第2半导体层上与上述第2半导体层接合设置的第2导电型的第3半导体层；包围上述第3半导体层的周围、比上述第3半导体层深的元件分离层；以及设在上述第3半导体层与上述元件分离层之间、与上述第3半导体层邻接、比上述第3半导体层深的第2导电型的保护环层。

公开(公告)号：CN103219360B

公开(公告)日：2016-01-20

申请号：CN201210222983.4

申请日：2012-06-28

Applicant: 株式会社东芝

Inventor： 白井浩司 ,  清水茉莉子

IPC: H01L29/06 ,  H01L29/866 ,  H01L27/06

CPC classification number: H01L29/0619 ,  H01L27/0629 ,  H01L29/66106 ,  H01L29/7833 ,  H01L29/866

Abstract: 一种半导体装置，该半导体装置具备：第1导电型的第1半导体层；设置在上述第1半导体层上的第1导电型的第2半导体层；在上述第2半导体层上与上述第2半导体层接合设置的第2导电型的第3半导体层；包围上述第3半导体层的周围、比上述第3半导体层深的元件分离层；以及设在上述第3半导体层与上述元件分离层之间、与上述第3半导体层邻接、比上述第3半导体层深的第2导电型的保护环层。

公开(公告)号：CN103633142A

公开(公告)日：2014-03-12

申请号：CN201310093453.9

申请日：2013-03-22

Applicant: 株式会社东芝

Inventor： 清水茉莉子 ,  森冈纯 ,  高桥启太 ,  小松香奈子 ,  西郡正人

IPC: H01L29/78 ,  H01L29/06

CPC classification number: H01L29/7816 ,  H01L29/0653 ,  H01L29/0692 ,  H01L29/1045 ,  H01L29/7835 ,  H01L29/0615

Abstract: 本发明提供一种半导体装置，能够在耐压水准相互不同的多个种类的DMOS之间，使对基板穿通耐压成为一定值以上。实施方式的半导体装置，具备：第一导电型的第一半导体层；以及第二导电型的第二半导体层，在每个相互分离的第一区域和第二区域中，设置在上述第一半导体层上的一部分。并且，上述第一区域中的、连接上述第四半导体层与上述第六半导体层的方向上的上述第一绝缘膜的两端间的第一距离比上述第二区域中的上述第一距离长，上述第一区域中的、上述第二绝缘膜在上述第二半导体层的内周侧的端缘与上述第三半导体层在上述第二半导体层的外周侧的端缘之间的第二距离比上述第二区域中的上述第二距离短。

公开(公告)号：CN102694024A

公开(公告)日：2012-09-26

申请号：CN201110278316.3

申请日：2011-09-19

Applicant: 株式会社东芝

Inventor： 小松香奈子 ,  森冈纯 ,  白井浩司 ,  高桥启太 ,  山田翼 ,  清水茉莉子

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/10

CPC classification number: H01L29/7823 ,  H01L29/0653 ,  H01L29/0692 ,  H01L29/0696 ,  H01L29/0847 ,  H01L29/0886 ,  H01L29/1045 ,  H01L29/7816 ,  H01L29/7835

Abstract: 一种半导体器件，其第1导电型的第1半导体层将第1方向作为长度方向，从元件区域延伸至元件终端区域，具有第1杂质浓度，第1导电型的第2半导体层在第1半导体层的下层，将第1方向作为长度方向，从元件区域延伸至元件终端区域，具有比第1杂质浓度小的第2杂质浓度，第1导电型的第3半导体层将第1方向作为长度方向，从元件区域延伸至元件终端区域，具有比第2杂质浓度小的第3杂质浓度，与第2半导体层相接地配置。元件区域中第1半导体层与场氧化膜之间的边界、与第3半导体层在所述第5半导体层侧的端部之间的距离，比元件终端区域中第1半导体层与场氧化膜之间的边界、与第3半导体层在第5半导体层侧的端部之间的距离小。