公开(公告)号：CN103680617B

公开(公告)日：2016-12-07

申请号：CN201310070528.1

申请日：2013-03-06

Applicant: 株式会社东芝

Inventor： 杉前纪久子 ,  市原玲华 ,  林哲也

IPC: G11C16/06

CPC classification number: G11C13/0002 ,  G11C13/0007 ,  G11C13/0011 ,  G11C13/004 ,  G11C13/0069 ,  G11C2213/77 ,  G11C2213/79

Abstract: 提供一种电阻变化存储器，能使得在处于低电阻状态的存储单元的可变电阻层形成的细丝的形状一致，能降低处于低电阻状态的存储单元的电阻值的偏差。其包括：存储单元MC，具有：第1电极11及第2电极12、和在第1电极11和第2电极12之间配置且在高电阻状态和低电阻状态之间迁移的可变电阻层13；控制电路21，在第1电极11和第2电极12之间施加电压，将存储单元MC从高电阻状态向低电阻状态迁移。控制电路21将在存储单元流动的电流设定为第1上限值及第2上限值。

公开(公告)号：CN104916657A

公开(公告)日：2015-09-16

申请号：CN201410282792.6

申请日：2014-06-23

Applicant: 株式会社东芝

Inventor： 松并绚也 ,  市毛正之 ,  今野拓也 ,  杉前纪久子

IPC: H01L27/24 ,  H01L45/00 ,  G11C13/00

CPC classification number: H01L27/249 ,  G11C13/0011 ,  G11C13/0023 ,  G11C13/0026 ,  G11C2213/71 ,  H01L27/2481 ,  H01L45/085 ,  H01L45/12 ,  H01L45/1226 ,  H01L45/1266 ,  H01L45/145

Abstract: 本发明涉及非易失性存储器器件及其制造方法。根据一个实施例，非易失性存储器器件包括：在第一方向延伸的第一互连；在第二方向延伸的第二互连，以及所述第二互连的下端位于所述第一互连之上；在第三方向延伸的多个第三互连，以及所述第三互连被布置在所述第二方向；在所述第二互连和所述第三互连之间提供的电流限制层；在所述电流限制层和所述第三互连之间提供的金属离子源层；在所述电流限制层和所述第三互连之间提供的电阻改变层；以及在所述第一互连和所述第二互连的所述下端之间提供的选择器。

公开(公告)号：CN103366816A

公开(公告)日：2013-10-23

申请号：CN201210332592.8

申请日：2012-09-10

Applicant: 株式会社东芝

Inventor： 杉前纪久子 ,  市原玲华

IPC: G11C16/24 ,  G11C16/34

CPC classification number: G11C13/0002 ,  G11C13/0011 ,  G11C13/0064 ,  G11C13/0069 ,  G11C2213/71 ,  G11C2213/73

Abstract: 本发明涉及非易失性半导体存储器器件。一种非易失性半导体存储器器件包括：基元阵列层，包括第一线、存储器基元和第二线以及控制电路。当执行用于设定所述存储器基元到所述低电阻状态的设定操作时，直到存储器基元的电阻值变为低于预定电阻值为止，所述控制电路重复：向存储器基元施加用于设定的第一电压；以及验证读取以验证存储器基元的电阻值已经变为低于预定电阻值。在验证读取后，在施加随后的第一电压之前，所述控制电路向存储器基元施加具有不同于第一电压的极性的第二电压。

公开(公告)号：CN105976854A

公开(公告)日：2016-09-28

申请号：CN201510547973.1

申请日：2015-08-31

Applicant: 株式会社东芝

Inventor： 宫崎隆行 ,  市原玲华 ,  杉前纪久子 ,  岩田佳久

IPC: G11C7/12 ,  G11C8/08

CPC classification number: G11C13/0069 ,  G11C7/12 ,  G11C13/0023 ,  G11C13/0026 ,  G11C13/004 ,  G11C2013/0052 ,  G11C2013/0054 ,  G11C2013/0073 ,  G11C2213/77

Abstract: 本发明涉及半导体存储装置及其驱动方法。一种半导体存储装置包括可变电阻元件作为存储元件，该可变电阻元件根据施加的电压的极性和大小更改电阻值。半导体存储装置包括待命模式，在待命模式中，电源电压或接地电压被施加到字线和位线这两者上。半导体存储装置包括数据写入模式，在数据写入模式中，在字线和位线之间施加等于或大于第一电压的电压差。半导体存储装置包括读取模式，在读取模式中，通过仅更改在待命模式中施加的字线和位线的一个电压，在字线和位线之间施加小于第一电压的电压差，并且读取被写入存储元件的数据。

公开(公告)号：CN103680617A

公开(公告)日：2014-03-26

申请号：CN201310070528.1

申请日：2013-03-06

Applicant: 株式会社东芝

Inventor： 杉前纪久子 ,  市原玲华 ,  林哲也

IPC: G11C16/06

CPC classification number: G11C13/0002 ,  G11C13/0007 ,  G11C13/0011 ,  G11C13/004 ,  G11C13/0069 ,  G11C2213/77 ,  G11C2213/79

Abstract: 提供一种电阻变化存储器，能使得在处于低电阻状态的存储单元的可变电阻层形成的细丝的形状一致，能降低处于低电阻状态的存储单元的电阻值的偏差。其包括：存储单元MC，具有：第1电极11及第2电极12、和在第1电极11和第2电极12之间配置且在高电阻状态和低电阻状态之间迁移的可变电阻层13；控制电路21，在第1电极11和第2电极12之间施加电压，将存储单元MC从高电阻状态向低电阻状态迁移。控制电路21将在存储单元流动的电流设定为第1上限值及第2上限值。