公开(公告)号：CN104916657A

公开(公告)日：2015-09-16

申请号：CN201410282792.6

申请日：2014-06-23

Applicant: 株式会社东芝

Inventor： 松并绚也 ,  市毛正之 ,  今野拓也 ,  杉前纪久子

IPC: H01L27/24 ,  H01L45/00 ,  G11C13/00

CPC classification number: H01L27/249 ,  G11C13/0011 ,  G11C13/0023 ,  G11C13/0026 ,  G11C2213/71 ,  H01L27/2481 ,  H01L45/085 ,  H01L45/12 ,  H01L45/1226 ,  H01L45/1266 ,  H01L45/145

Abstract: 本发明涉及非易失性存储器器件及其制造方法。根据一个实施例，非易失性存储器器件包括：在第一方向延伸的第一互连；在第二方向延伸的第二互连，以及所述第二互连的下端位于所述第一互连之上；在第三方向延伸的多个第三互连，以及所述第三互连被布置在所述第二方向；在所述第二互连和所述第三互连之间提供的电流限制层；在所述电流限制层和所述第三互连之间提供的金属离子源层；在所述电流限制层和所述第三互连之间提供的电阻改变层；以及在所述第一互连和所述第二互连的所述下端之间提供的选择器。

公开(公告)号：CN104282335A

公开(公告)日：2015-01-14

申请号：CN201310600999.9

申请日：2013-11-25

Applicant: 株式会社东芝

Inventor： 松并绚也

IPC: G11C16/06 ,  G11C16/14

CPC classification number: G11C13/0097 ,  G11C13/0004 ,  G11C13/0007 ,  G11C13/0011 ,  G11C13/0064 ,  G11C13/0069 ,  G11C2013/0092 ,  G11C2213/71 ,  G11C2213/73

Abstract: 本发明涉及非易失性半导体存储装置。根据实施例的非易失性半导体存储装置包括：存储单元阵列，其包括多个存储单元，其中在多个第一线与多个第二线的每个交叉处上设置一个存储单元，每个存储单元根据纤丝的状态存储数据；以及控制电路，其执行将数据写入所述存储单元的写入序列，所述写入序列包括：置位步骤，其将置位脉冲施加到所述存储单元，所述置位脉冲具有第一极性；以及去除步骤，其将去除脉冲施加到所述存储单元，所述去除脉冲具有不同于所述第一极性的第二极性；并且所述控制电路在执行所述写入序列期间重复执行所述置位步骤，直到所述存储单元达到期望的状态，然后执行所述去除步骤。