公开(公告)号：CN1484310A

公开(公告)日：2004-03-24

申请号：CN03152279.3

申请日：2003-07-28

Applicant: 株式会社东芝

Inventor： 松永健 ,  中岛雄一 ,  宫本浩二

IPC: H01L27/00 ,  H01L23/52

CPC classification number: H01L28/40 ,  H01L21/76838 ,  H01L23/5223 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 具有成形于多层布线结构中电容器的半导体器件，该半导体器件包含多层布线结构，该结构包括成形于基片上的许多布线层，放置在多层布线结构中预定布线层中并具有下电极、介电薄膜以及上电极的电容器、成形于预定布线层中并与电容器上部电极的顶面相连的第一通路，还有成形于堆叠在预定布线层上的上覆盖布线层中的第二通路，该第二通路成形于第一通路上。

公开(公告)号：CN1051642C

公开(公告)日：2000-04-19

申请号：CN95105165.2

申请日：1995-04-14

Applicant: 株式会社东芝

Inventor： 木村幸治 ,  中岛雄一 ,  川本浩

IPC: H01L27/06 ,  H01L21/3105 ,  H01L21/8249

CPC classification number: H01L21/8249 ,  H01L21/76895

Abstract: 在半导体基片的元件区上形成第一导电膜4。在半导体基片上形成一绝缘膜5，以覆盖第一导电膜。第二导电膜6覆盖绝缘膜的端部。该第一导电膜被用作MOS晶体管的栅电极，而第二导电膜6被用作覆盖和保护绝缘膜端部和双极晶体管引出电极的保护膜。对导电层刻图所获得的第二导电膜覆盖和保护绝缘膜5的端部。再对导电层刻图，以便覆盖住绝缘膜5的端部及其上形成的台阶部位，再用该图形进行各向异性刻蚀。如此可避免在因覆盖第一导电膜所形成的台阶部位上的第二导电膜的侧壁形成残留物。

公开(公告)号：CN1265458C

公开(公告)日：2006-07-19

申请号：CN03152279.3

申请日：2003-07-28

Applicant: 株式会社东芝

Inventor： 松永健 ,  中岛雄一 ,  宫本浩二

IPC: H01L27/00 ,  H01L23/52

CPC classification number: H01L28/40 ,  H01L21/76838 ,  H01L23/5223 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 具有成形于多层布线结构中电容器的半导体器件，该半导体器件包含多层布线结构，该结构包括成形于基片上的许多布线层，放置在多层布线结构中预定布线层中并具有下电极、介电薄膜以及上电极的电容器、成形于预定布线层中并与电容器上部电极的顶面相连的第一通路，还有成形于堆叠在预定布线层上的上覆盖布线层中的第二通路，该第二通路成形于第一通路上。

公开(公告)号：CN1187823C

公开(公告)日：2005-02-02

申请号：CN02106886.0

申请日：2002-03-07

Applicant: 株式会社东芝

Inventor： 吉富崇 ,  中岛雄一

IPC: H01L27/00 ,  H01L21/70 ,  H01L21/31 ,  H01L21/3105

CPC classification number: H01L28/40 ,  H01L21/31116 ,  H01L21/31604 ,  H01L21/32136 ,  H01L21/76801 ,  H01L21/76834 ,  Y10S438/957

Abstract: 一种半导体器件及其制造方法，其中半导体器件包含：带有开口部分的第1绝缘膜；被有选择地形成在上述开口部分内的电容器；至少被形成在上述开口部分内的第2绝缘膜；以及被形成在上述第2绝缘膜上的笫3绝缘膜。

公开(公告)号：CN1374699A

公开(公告)日：2002-10-16

申请号：CN02106886.0

申请日：2002-03-07

Applicant: 株式会社东芝

Inventor： 吉富崇 ,  中岛雄一

IPC: H01L27/00 ,  H01L21/70 ,  H01L21/31 ,  H01L21/3105

CPC classification number: H01L28/40 ,  H01L21/31116 ,  H01L21/31604 ,  H01L21/32136 ,  H01L21/76801 ,  H01L21/76834 ,  Y10S438/957

Abstract: 一种半导体器件,包含:第1绝缘膜,带有开口部分;电容器,被有选择地形成在上述开口部分内;第2绝缘膜,至少被形成在上述开口部分内;第3绝缘膜,被形成在上述第2绝缘膜上。

公开(公告)号：CN1120738A

公开(公告)日：1996-04-17

申请号：CN95105165.2

申请日：1995-04-14

Applicant: 株式会社东芝

Inventor： 木村幸治 ,  中岛雄一 ,  川本浩

IPC: H01L27/06

CPC classification number: H01L21/8249 ,  H01L21/76895

Abstract: 在半导体基片的元件区上形成第一导电膜4。在半导体基片上形成一绝缘膜5，以覆盖第一导电膜。第二导电膜6覆盖绝缘膜的端部。该第一导电膜被用作MOS晶体管的栅电极，而第二导电膜6被用作覆盖和保护绝缘膜端部和双极晶体管引出电极的保护膜。对导电层刻图所获得的第二导电膜覆盖和保护绝缘膜5的端部。再对导电层刻图，以便覆盖住绝缘膜5的端部及其上形成的台阶部位，再用该图形进行各向异性刻蚀。如此可避免在因覆盖第一导电膜所形成的台阶部位上的第二导电膜的侧壁形成残留物。