公开(公告)号：CN1375876A

公开(公告)日：2002-10-23

申请号：CN02107427.5

申请日：2002-03-15

Applicant: 日本电气株式会社

Inventor： 筱原壮太 ,  竹村浩一 ,  辻田泰广 ,  森秀光

IPC: H01L27/04 ,  H01L27/10 ,  H01L21/822 ,  H01L21/8239

CPC classification number: H01L27/11502 ,  H01L27/11507 ,  H01L28/55 ,  H01L28/75

Abstract: 本发明提供一种半导体存储装置及其制造方法,是在PZT成膜中或者在其后的热处理时,能够抑制在插头上的区域的强电介质电容元件下部电极剥落的结构及其制造方法。是在强电介质电容元件下部电极的下面顺序叠层生长第1金属、金属氮化膜、第2金属,形成3层膜,该金属氮化膜由第1金属或者第2金属的氮化物构成。