公开(公告)号：CN1211070A

公开(公告)日：1999-03-17

申请号：CN98102936.1

申请日：1998-06-18

Applicant: 日本电气株式会社

Inventor： 森秀光

IPC: H01L21/82 ,  H01L21/31 ,  H01L21/8239

CPC classification number: H01L27/10888 ,  H01L21/823443 ,  H01L27/10873 ,  H01L27/10894

Abstract: 本发明制造半导体器件的方法基本包括以下步骤:(a)在半导体衬底上第一区中形成有固定栅极间距的大量第一晶体管,并在半导体衬底上第二区中形成有宽于第一晶体管的栅极间距的栅极间距大量第二晶体管;(b)用固定厚度的绝缘膜覆盖第一区和第二区的整个表面,及(c)通过腐蚀整个绝缘膜,在第一晶体管的栅极间形成由该绝缘膜构成的掩埋层,并在第二晶体管的栅极上形成由该绝缘膜构成的侧壁。

公开(公告)号：CN1375876A

公开(公告)日：2002-10-23

申请号：CN02107427.5

申请日：2002-03-15

Applicant: 日本电气株式会社

Inventor： 筱原壮太 ,  竹村浩一 ,  辻田泰广 ,  森秀光

IPC: H01L27/04 ,  H01L27/10 ,  H01L21/822 ,  H01L21/8239

CPC classification number: H01L27/11502 ,  H01L27/11507 ,  H01L28/55 ,  H01L28/75

Abstract: 本发明提供一种半导体存储装置及其制造方法,是在PZT成膜中或者在其后的热处理时,能够抑制在插头上的区域的强电介质电容元件下部电极剥落的结构及其制造方法。是在强电介质电容元件下部电极的下面顺序叠层生长第1金属、金属氮化膜、第2金属,形成3层膜,该金属氮化膜由第1金属或者第2金属的氮化物构成。