公开(公告)号：CN1269866C

公开(公告)日：2006-08-16

申请号：CN02804213.1

申请日：2002-07-01

Applicant: 日本电气株式会社

Inventor： 林喜宏 ,  川原润

IPC: C08G61/12 ,  H01L21/312

CPC classification number: H01L21/76835 ,  C08G61/12 ,  C09D4/00 ,  H01L21/02126 ,  H01L21/02216 ,  H01L21/02274 ,  H01L21/312 ,  H01L21/3122 ,  H01L21/76829 ,  Y10S428/901 ,  Y10S428/938 ,  Y10T428/31663 ,  C08G77/00

Abstract: 本发明提供当用作构成半导体装置的层间绝缘膜时，在与其下表面、上表面接触的其它半导体材料的界面上具有高附着性，另外膜整体的有效介电常数可以进一步降低的有机聚合物膜的制作方法。具体地，将气体的多种有机单体穿过在反应室内生成的等离子后喷射到加热的衬底表面上，形成含有由多种有机单体单元构成的骨架的共聚物膜。在该方法中，通过在膜生长的进程中变化各有机单体的相对供给量，从而连续生长层间绝缘膜，其中具有优良的机械强度及附着性、富含硅氧烷结构的膜设置在界面附近(91a、c，92a、c或93a、c)，并且具有低堆积密度的膜设置在它们中间作为中间层(91b、92b或93b)。

公开(公告)号：CN1489610A

公开(公告)日：2004-04-14

申请号：CN02804213.1

申请日：2002-07-01

Applicant: 日本电气株式会社

Inventor： 林喜宏 ,  川原润

IPC: C08G61/12 ,  H01L21/312

CPC classification number: H01L21/76835 ,  C08G61/12 ,  C09D4/00 ,  H01L21/02126 ,  H01L21/02216 ,  H01L21/02274 ,  H01L21/312 ,  H01L21/3122 ,  H01L21/76829 ,  Y10S428/901 ,  Y10S428/938 ,  Y10T428/31663 ,  C08G77/00

Abstract: 本发明提供当用作构成半导体装置的层间绝缘膜时，在与与其下表面、上表面接触的其它半导体材料的界面上具有高附着性，另外膜整体的有效介电常数可以进一步降低的有机聚合物膜的制作方法。具体地，将气体的多种有机单体穿过在反应室内生成的等离子后喷射到加热的衬底表面上，形成含有由多种有机单体单元构成的骨架的共聚物膜。在该方法中，通过在膜生长的进程中变化各有机单体的相对供给量，从而连续生长层间绝缘膜，其中具有优良的机械强度及附着性、富含硅氧烷结构的膜设置在界面附近(91a、c，92a、c或93a、c)，并且具有低堆积密度的膜设置在它们中间作为中间层(91b、92b或93b)。

公开(公告)号：CN1089947C

公开(公告)日：2002-08-28

申请号：CN98115026.8

申请日：1998-05-23

Applicant: 日本电气株式会社

Inventor： 川原润 ,  斋藤忍 ,  林喜宏 ,  前岛幸彦

IPC: H01L21/00 ,  H01L21/3065 ,  H01L21/31

CPC classification number: H01L28/57 ,  H01L21/02164 ,  H01L21/0217 ,  H01L21/02216 ,  H01L21/02219 ,  H01L21/02271 ,  H01L21/31612 ,  H01L21/76801 ,  H01L21/76802

Abstract: 本发明提供一种带电容的半导体器件的制造方法，该方法可防止形成绝缘膜覆盖电容的CVD或干法腐蚀工艺期间漏电流增加和耐介质击穿性降低。在该方法中，在第一绝缘膜上形成电容的下电极。第一绝缘膜一般形成在半导体衬底上或其上方。在下电极上与之重叠地形成电容的介质或铁电膜。在介质或铁电膜上与之重叠地形成电容的上电极。在不含等离子体的气氛中，在可防止氢因加热而活化的衬底温度下，通过热CVD工艺形成第二绝缘膜覆盖电容。第二绝缘膜的原材料具有在热CVD工艺期间分解原材料过程中不产生氢的性质。

公开(公告)号：CN1201250A

公开(公告)日：1998-12-09

申请号：CN98115026.8

申请日：1998-05-23

Applicant: 日本电气株式会社

Inventor： 川原润 ,  斋藤忍 ,  林喜宏 ,  前岛幸彦

IPC: H01L21/00 ,  H01L21/31 ,  H01L21/3065

CPC classification number: H01L28/57 ,  H01L21/02164 ,  H01L21/0217 ,  H01L21/02216 ,  H01L21/02219 ,  H01L21/02271 ,  H01L21/31612 ,  H01L21/76801 ,  H01L21/76802

Abstract: 本发明提供一种带电容的半导体器件的制造方法,该方法可防止形成绝缘膜覆盖电容的CVD或干法腐蚀工艺期间漏电流增加和耐介质击穿性降低。在该方法中,在第一绝缘膜上形成电容的下电极。第一绝缘膜一般形成在半导体衬底上或其上方。在下电极上与之重叠地形成电容的介质或铁电膜。在介质或铁电膜上与之重叠地形成电容的上电极。在不含等离子体的气氛中,在可防止氢因加热而活化的衬底温度下,通过热CVD工艺形成第二绝缘膜覆盖电容。第二绝缘膜的原材料具有在热CVD工艺期间分解原材料过程中不产生氢的性质。