公开(公告)号：CN1929715A

公开(公告)日：2007-03-14

申请号：CN200610151682.1

申请日：2006-09-04

Applicant: 日东电工株式会社

Inventor： 石井淳 ,  船田靖人 ,  大藪恭也

IPC: H05K1/05

CPC classification number: H05K3/28 ,  H05K1/0259 ,  H05K1/056 ,  H05K1/167 ,  H05K3/16 ,  H05K2201/0769

Abstract: 为了提供可以有效防止导体布图的劣化和导体布图之间的短路的配线电路基板，在金属支持基板上形成基底绝缘层，在基底绝缘层上形成导体布图，通过溅镀在导体布图的表面和基底绝缘层的表面形成氧化金属层，然后在氧化金属层上形成被覆导体布图的被覆绝缘层，得到带电路的悬挂基板。如果采用该带电路的悬挂基板，则因为被覆导体布图的氧化金属层通过溅镀形成，所以可以以均一的厚度形成氧化金属层。因此，氧化金属层可以充分起到对于导体布图的阻挡层的作用，可以有效防止导体布图的劣化和导体布图之间的短路。

公开(公告)号：CN100518440C

公开(公告)日：2009-07-22

申请号：CN200510109902.X

申请日：2005-09-14

Applicant: 日东电工株式会社

Inventor： 金川仁纪 ,  大澤徹也 ,  大藪恭也

IPC: H05K1/18 ,  H05K1/02 ,  H05K3/34

CPC classification number: G11B5/4853 ,  G11B5/4846 ,  G11B5/486 ,  H01L2924/0002 ,  H05K1/056 ,  H05K1/111 ,  H05K3/3452 ,  H05K3/3478 ,  H05K2201/09472 ,  H05K2201/09745 ,  H05K2203/041 ,  Y02P70/611 ,  H01L2924/00

Abstract: 为了提供具备能够在防止端子部之间的短路的同时，确保大的连接面积，并且能够通过熔融金属与外部端子切实连接的端子部的布线电路基板，在支持基板2上，按照在形成外部侧连接端子部8的部分形成绝缘凹部13的要求，形成基础绝缘层3，在该基础绝缘层3上，按照一体设置多条布线4a、4b、4c、4d、各磁头侧连接端子部7及各外部侧连接端子部8，并且在各外部侧连接端子部8形成导体凹部9的要求，形成导体图形4。之后，在基础绝缘层3上，按照露出各磁头侧连接端子部7及各外部侧连接端子部8的要求，形成覆盖绝缘层10。在该带电路悬置式基板1中，即使通过焊球21将各外部侧连接端子部8与读·写基板的连接端子连接，也能够确保切实连接。

公开(公告)号：CN1929715B

公开(公告)日：2010-05-19

申请号：CN200610151682.1

申请日：2006-09-04

Applicant: 日东电工株式会社

Inventor： 石井淳 ,  船田靖人 ,  大藪恭也

IPC: H05K1/05

CPC classification number: H05K3/28 ,  H05K1/0259 ,  H05K1/056 ,  H05K1/167 ,  H05K3/16 ,  H05K2201/0769

Abstract: 为了提供可以有效防止导体布图的劣化和导体布图之间的短路的配线电路基板，在金属支持基板上形成基底绝缘层，在基底绝缘层上形成导体布图，通过溅镀在导体布图的表面和基底绝缘层的表面形成氧化金属层，然后在氧化金属层上形成被覆导体布图的被覆绝缘层，得到带电路的悬挂基板。如果采用该带电路的悬挂基板，则因为被覆导体布图的氧化金属层通过溅镀形成，所以可以以均一的厚度形成氧化金属层。因此，氧化金属层可以充分起到对于导体布图的阻挡层的作用，可以有效防止导体布图的劣化和导体布图之间的短路。

公开(公告)号：CN105556686A

公开(公告)日：2016-05-04

申请号：CN201480051312.3

申请日：2014-08-18

Applicant: 日东电工株式会社

Inventor： 大藪恭也 ,  二宫明人

IPC: H01L33/50 ,  H01L23/29 ,  H01L23/31 ,  H01L33/52

CPC classification number: H01L33/505 ,  H01L33/52 ,  H01L2933/0041 ,  H01L2933/005

Abstract: 半导体装置的制造方法具有：准备工序，在该准备工序中，准备被安装于基板且沿着第一方向彼此隔开间隔的多个半导体元件；以及密封工序，在该密封工序中，含有粒子的多个密封层以与各所述半导体元件一一对应且沿着所述第一方向隔开间隔的方式将多个所述半导体元件密封。

公开(公告)号：CN1750738A

公开(公告)日：2006-03-22

申请号：CN200510109902.X

申请日：2005-09-14

Applicant: 日东电工株式会社

Inventor： 金川仁纪 ,  大澤徹也 ,  大藪恭也

IPC: H05K1/18 ,  H05K1/02 ,  H05K3/34

CPC classification number: G11B5/4853 ,  G11B5/4846 ,  G11B5/486 ,  H01L2924/0002 ,  H05K1/056 ,  H05K1/111 ,  H05K3/3452 ,  H05K3/3478 ,  H05K2201/09472 ,  H05K2201/09745 ,  H05K2203/041 ,  Y02P70/611 ,  H01L2924/00

Abstract: 为了提供具备能够在防止端子部之间的短路的同时，确保大的连接面积，并且能够通过熔融金属与外部端子切实连接的端子部的布线电路基板，在支持基板2上，按照在形成外部侧连接端子部8的部分形成绝缘凹部13的要求，形成基础绝缘层3，在该基础绝缘层3上，按照一体设置多条布线4a、4b、4c、4d、各磁头侧连接端子部7及各外部侧连接端子部8，并且在各外部侧连接端子部8形成导体凹部9的要求，形成导体图形4。之后，在基础绝缘层3上，按照露出各磁头侧连接端子部7及各外部侧连接端子部8的要求，形成覆盖绝缘层10。在该带电路悬置式基板1中，即使通过焊球21将各外部侧连接端子部8与读·写基板的连接端子连接，也能够确保切实连接。