公开(公告)号：CN112054059B

公开(公告)日：2024-10-08

申请号：CN202010316422.5

申请日：2020-04-21

Applicant: 新电元工业株式会社

Inventor： 竹本刚太郎 ,  奥田敏弘 ,  北田瑞枝

IPC: H01L29/786 ,  H01L29/423 ,  H01L29/06 ,  H01L21/336

Abstract: 本发明的半导体装置，即便是在浮动区域的载流子数量(掺杂量)出现偏差的情况下，其外围区域的耐压也不易降低，从而就能够进一步提升外围区域的耐压。半导体装置100包括：半导体基体110，具有半导体层112；第一主电极130；第二主电极140；多个外围沟槽160，设置在比外围区域A2处的半导体层112的表面且底部被半导体层112覆盖；以及沟槽内电极164，通过形成在外围沟槽160其各自的内表面的绝缘层162埋设，其中，半导体基体110在外围区域A2处进一步具有：第二导电型的浮动区域116，在比半导体层112中的外围沟槽160的底部更深的深度位置上与外围沟槽160相隔开配置，且电位是处于浮动的状态。

公开(公告)号：CN109643734B

公开(公告)日：2021-11-16

申请号：CN201780052518.1

申请日：2017-03-17

Applicant: 新电元工业株式会社

Inventor： 新井大辅 ,  北田瑞枝

IPC: H01L29/78

Abstract: 本发明的MOSFET100，包括：具有超级结结构117的半导体基体110；以及经由栅极绝缘膜124后被形成在半导体基体110的第一主面侧上的栅电极126，其特征在于：在以超级结结构117中规定深度位置的深度x为横轴，以超级结结构117中规定深度位置上的平均正电荷密度p(x)为纵轴时，将MOSFET关断后超级结结构117耗尽时的，超级结结构117中规定深度位置上的平均正电荷密度p(x)展现为上凸的向右上扬的曲线。根据本发明的MOSFET，即便栅极周围的电荷平衡存在变动，也能够将关断后的开关特性的变动减小至比以往更小的水平。

公开(公告)号：CN108496252B

公开(公告)日：2021-05-25

申请号：CN201780008005.0

申请日：2017-01-16

Applicant: 新电元工业株式会社

Inventor： 北田瑞枝 ,  浅田毅 ,  山口武司 ,  铃木教章 ,  新井大辅

IPC: H01L29/78

Abstract: 本发明的功率半导体装置100，其特征在于，包含：半导体基体110，由多个第一导电型柱形区域以及多个第二导电型柱形区域构成超级结构造；多个沟槽122；栅极绝缘膜124；栅电极126；层间绝缘膜128；接触孔130，在相互邻接的两个沟槽122之间分别形成有两个以上；金属塞132，在接触孔的内部填充金属后形成；以及电极136，其中，第一导电型高浓度扩散区域120仅被形成在：相互邻接的两个沟槽122之间的，沟槽122与距离沟槽最近的金属塞132之间。通过本发明的功率半导体装置，就能够提供一种符合电子器件低成本化以及小型化要求的，并且具有高击穿耐量的功率半导体装置。

公开(公告)号：CN100573913C

公开(公告)日：2009-12-23

申请号：CN200580010103.5

申请日：2005-03-10

Applicant: 新电元工业株式会社

Inventor： 九里伸治 ,  宍户宽明 ,  三川雅人 ,  大岛宏介 ,  栗山昌弘 ,  北田瑞枝

IPC: H01L29/78 ,  H01L21/28 ,  H01L29/423 ,  H01L29/47 ,  H01L29/49 ,  H01L29/872

CPC classification number: H01L29/7811 ,  H01L29/0619 ,  H01L29/0634 ,  H01L29/0696 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/47 ,  H01L29/66712 ,  H01L29/7395 ,  H01L29/7802 ,  H01L29/7809 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种破坏耐量高的半导体器件。本发明的半导体器件(1)在第1导电类型的电阻层(15)上配置同心状的第2导电类型的保护填充区(44b)，在其内侧配置第2导电类型的基底扩散区(17a)，在其底面配置第2导电类型的基底埋入区(44a)。当将相同基底扩散区(17a)的底面的基底埋入区(44a)之间的距离设为Wm1、将不同基底扩散区(17a)的底面的基底埋入区(44a)之间的距离设为Wm2、将保护埋入区(44b)彼此的距离设为WPE时，比最内周的保护填充区(44b)的宽度方向的中心靠内侧的第1导电类型杂质量Q1与第2导电类型杂质量Q2之比，在Wm1＜WPE＜Wm2时为0.90＜Q2/Q1，在WPE＜Wm1＜Wm2时为Q2/Q1＜0.92，在Wm1＜Wm2＜WPE时为1.10＜Q2/Q1。

公开(公告)号：CN112054059A

公开(公告)日：2020-12-08

申请号：CN202010316422.5

申请日：2020-04-21

Applicant: 新电元工业株式会社

Inventor： 竹本刚太郎 ,  奥田敏弘 ,  北田瑞枝

IPC: H01L29/786 ,  H01L29/423 ,  H01L29/06 ,  H01L21/336

Abstract: 本发明的半导体装置，即便是在浮动区域的载流子数量(掺杂量)出现偏差的情况下，其外围区域的耐压也不易降低，从而就能够进一步提升外围区域的耐压。半导体装置100包括：半导体基体110，具有半导体层112；第一主电极130；第二主电极140；多个外围沟槽160，设置在比外围区域A2处的半导体层112的表面且底部被半导体层112覆盖；以及沟槽内电极164，通过形成在外围沟槽160其各自的内表面的绝缘层162埋设，其中，半导体基体110在外围区域A2处进一步具有：第二导电型的浮动区域116，在比半导体层112中的外围沟槽160的底部更深的深度位置上与外围沟槽160相隔开配置，且电位是处于浮动的状态。

公开(公告)号：CN108292682A

公开(公告)日：2018-07-17

申请号：CN201780004150.1

申请日：2017-02-27

Applicant: 新电元工业株式会社

Inventor： 北田瑞枝 ,  浅田毅 ,  山口武司 ,  铃木教章 ,  新井大辅

IPC: H01L29/78 ,  H01L29/41 ,  H01L29/739 ,  H01L29/861 ,  H01L29/868 ,  H01L29/872

CPC classification number: H01L29/868 ,  H01L29/0619 ,  H01L29/0634 ,  H01L29/0649 ,  H01L29/0692 ,  H01L29/0696 ,  H01L29/417 ,  H01L29/66136 ,  H01L29/66143 ,  H01L29/66712 ,  H01L29/66734 ,  H01L29/7395 ,  H01L29/7397 ,  H01L29/78 ,  H01L29/7802 ,  H01L29/7813 ,  H01L29/872

Abstract: 本发明的功率半导体装置100,包括：半导体基体110，在第一半导体层112上层积有第二半导体层114，在第二半导体层114的表面形成有沟槽118，在沟槽118内形成有由外延层构成的第三半导体层116；第一电极126；层间绝缘膜122，具有规定开口128；以及第二电极124，其中，在开口128的内部填充有金属，并且开口128位于避开第三半导体层116的中央部的位置上，第二电极124经由金属与第三半导体层116相连接，第三半导体层116的中央部的表面被层间绝缘膜122所覆盖。根据本发明的半导体装置，其提供一种：具备在沟槽118内形成有由外延层构成的第三半导体层116的，同时不易因穿通模式下的击穿导致耐压降低的半导体装置。

公开(公告)号：CN1938860A

公开(公告)日：2007-03-28

申请号：CN200580009827.8

申请日：2005-03-10

Applicant: 新电元工业株式会社

Inventor： 黑崎彻 ,  九里伸治 ,  北田瑞枝 ,  大岛宏介 ,  宍户宽明 ,  三川雅人

IPC: H01L29/78 ,  H01L29/41 ,  H01L29/423 ,  H01L29/47 ,  H01L29/49 ,  H01L29/872

CPC classification number: H01L29/7811 ,  H01L29/0619 ,  H01L29/0634 ,  H01L29/0696 ,  H01L29/4238 ,  H01L29/66348 ,  H01L29/66734 ,  H01L29/7397 ,  H01L29/7813

Abstract: 本发明提供高耐压的半导体装置。由细长的主沟部26和与主沟部的长度方向侧面连接的副沟部27构成活性沟22a，在主沟部26的底面上，配置其高度低于第二导电型的基极扩散区32a的底面的第二导电型的埋入区24，在副沟部27内配置与基极扩散区32a接触的第二导电型的活性沟填充区25。埋入区24经由活性沟填充区25与基极扩散区32a接触。在1个活性沟22a内，在埋入区24以上的部分形成1个栅极沟83，因此不分断栅电极销48而简化电极图案。

公开(公告)号：CN1910758A

公开(公告)日：2007-02-07

申请号：CN200480039854.5

申请日：2004-12-10

Applicant: 新电元工业株式会社

Inventor： 九里伸治 ,  宍户宽明 ,  三川雅人 ,  大岛宏介 ,  栗山昌弘 ,  北田瑞枝

IPC: H01L29/78

CPC classification number: H01L29/7811 ,  H01L29/0634 ,  H01L29/0696 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/47 ,  H01L29/66712 ,  H01L29/7395 ,  H01L29/7802 ,  H01L29/7809

Abstract: 提供一种抗破坏性强的半导体装置。与位于同一基极扩散区17a底面的埋入区44a相互间的距离Wm1相比，位于不同基极扩散区17a底面的、相互相对的埋入区44a间的距离Wm2设置得较小(Wm1＞Wm2)。由于在基极扩散区17a底面下出现雪崩击穿，雪崩电流不流过基极扩散区17a的源扩散区21正下方的高电阻部分，因此抗破坏性强。

公开(公告)号：CN109643731B

公开(公告)日：2021-10-29

申请号：CN201680088767.1

申请日：2016-09-16

Applicant: 新电元工业株式会社

Inventor： 新井大辅 ,  久田茂 ,  北田瑞枝 ,  浅田毅

IPC: H01L29/78 ,  H01L29/06

Abstract: 本发明的MOSFET100，用于具备：反应器；电源；MOSFET100；以及整流元件，的电力转换电路中，其特征在于，包括：半导体基体110，具有n型柱形区域114以及p型柱形区域116，并且由n型柱形区域114以及p型柱形区域116构成超级结结构，其中，n型柱形区域114以及p型柱形区域116被形成为：p型柱形区域116的掺杂物总量比n型柱形区域114的掺杂物总量更高，在开启MOSFET后，运作为：从平面上看在n型柱形区域114的中央，出现电场强度比n型柱形区域114的中央以外的区域更低的低电场区域。根据本发明的MOSFET，在开启MOSFET后，就能够使MOSFET更难产生振荡，并且，还能够降低整流元件的浪涌。

公开(公告)号：CN109643656A

公开(公告)日：2019-04-16

申请号：CN201680088771.8

申请日：2016-09-02

Applicant: 新电元工业株式会社

Inventor： 新井大辅 ,  久田茂 ,  北田瑞枝 ,  浅田毅

IPC: H01L21/336 ,  H01L29/78

Abstract: 本发明的MOSFET100，用于具备：反应器；电源；MOSFET；以及整流元件的电力转换电路中，其特征在于：具备：具有由所述n型柱形区域以及所述p型柱形区域构成超级结结构的半导体基体，其中，所述n型柱形区域以及所述p型柱形区域被形成为：使所述n型柱形区域的掺杂物总量比所述p型柱形区域的掺杂物总量更高，在关断所述MOSFET后，运作为：在从漏极电流开始减少直到漏极电流最初变为零的期间内，依次出现所述漏极电流减少的第一期间、所述漏极电流增加的第二期间、以及所述漏极电流再次减少的第三期间。根据本发明的MOSFET，由于能够在关断MOSFET后，将MOSFET的浪涌电压减小至比以往更小的程度，因此就能够使其适用于各种电力转换电路。