公开(公告)号：CN108292682A

公开(公告)日：2018-07-17

申请号：CN201780004150.1

申请日：2017-02-27

Applicant: 新电元工业株式会社

Inventor： 北田瑞枝 ,  浅田毅 ,  山口武司 ,  铃木教章 ,  新井大辅

IPC: H01L29/78 ,  H01L29/41 ,  H01L29/739 ,  H01L29/861 ,  H01L29/868 ,  H01L29/872

CPC classification number: H01L29/868 ,  H01L29/0619 ,  H01L29/0634 ,  H01L29/0649 ,  H01L29/0692 ,  H01L29/0696 ,  H01L29/417 ,  H01L29/66136 ,  H01L29/66143 ,  H01L29/66712 ,  H01L29/66734 ,  H01L29/7395 ,  H01L29/7397 ,  H01L29/78 ,  H01L29/7802 ,  H01L29/7813 ,  H01L29/872

Abstract: 本发明的功率半导体装置100,包括：半导体基体110，在第一半导体层112上层积有第二半导体层114，在第二半导体层114的表面形成有沟槽118，在沟槽118内形成有由外延层构成的第三半导体层116；第一电极126；层间绝缘膜122，具有规定开口128；以及第二电极124，其中，在开口128的内部填充有金属，并且开口128位于避开第三半导体层116的中央部的位置上，第二电极124经由金属与第三半导体层116相连接，第三半导体层116的中央部的表面被层间绝缘膜122所覆盖。根据本发明的半导体装置，其提供一种：具备在沟槽118内形成有由外延层构成的第三半导体层116的，同时不易因穿通模式下的击穿导致耐压降低的半导体装置。

公开(公告)号：CN102097462A

公开(公告)日：2011-06-15

申请号：CN201010532941.1

申请日：2010-10-21

Applicant: 本田技研工业株式会社 ,  新电元工业株式会社

Inventor： 野中贤一 ,  桥本英喜 ,  横山诚一 ,  堀内明彦 ,  根来佑树 ,  露口士夫 ,  浅田毅 ,  清水正章

IPC: H01L29/73 ,  H01L29/06 ,  H01L21/04 ,  H01L21/331

CPC classification number: H01L29/7322 ,  H01L29/0804 ,  H01L29/1608 ,  H01L29/41708 ,  H01L29/66068 ,  H01L29/66272

Abstract: 本发明提供一种可以通过简单的流程进行生产、成品率高、具有较高电流放大率的双极型半导体装置。双极晶体管10具有：在半导体结晶基板9的一面形成的由n型低阻抗层构成的集电区11、设置在集电区上的n型的第1高阻抗区12、设置在第1高阻抗区上的p型基区13、在半导体结晶板的另一面形成的n型低阻抗的发射区14、在发射区与基区之间设置为与发射区相接触的n型第2高阻抗区15、设置在第2高阻抗区周围并与其接触的n型复合抑制区17、以及与复合抑制区接邻设置并与基区接合的p型低阻抗基极接触区16，第2高阻抗区15及复合抑制区17的杂质浓度分别在1×1017cm-3以下。

公开(公告)号：CN108496252B

公开(公告)日：2021-05-25

申请号：CN201780008005.0

申请日：2017-01-16

Applicant: 新电元工业株式会社

Inventor： 北田瑞枝 ,  浅田毅 ,  山口武司 ,  铃木教章 ,  新井大辅

IPC: H01L29/78

Abstract: 本发明的功率半导体装置100，其特征在于，包含：半导体基体110，由多个第一导电型柱形区域以及多个第二导电型柱形区域构成超级结构造；多个沟槽122；栅极绝缘膜124；栅电极126；层间绝缘膜128；接触孔130，在相互邻接的两个沟槽122之间分别形成有两个以上；金属塞132，在接触孔的内部填充金属后形成；以及电极136，其中，第一导电型高浓度扩散区域120仅被形成在：相互邻接的两个沟槽122之间的，沟槽122与距离沟槽最近的金属塞132之间。通过本发明的功率半导体装置，就能够提供一种符合电子器件低成本化以及小型化要求的，并且具有高击穿耐量的功率半导体装置。

公开(公告)号：CN110462839B

公开(公告)日：2023-07-07

申请号：CN201780088751.5

申请日：2017-12-27

Applicant: 新电元工业株式会社

Inventor： 新井大辅 ,  北田瑞枝 ,  浅田毅 ,  铃木教章 ,  村上晃一

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/06

Abstract: MOSFET100，具备：半导体基体110，在n型柱形区域113以及p型柱形区域115构成超结结构；以及栅极电极122，通过栅极绝缘膜120形成，其中，在半导体基体110中，当将提供作为MOSFET的主要运作的区域设为活性区域A1、将保持耐压的区域设为外周区域A3、以及将位于活性区域A1与外周区域A3中间的区域设为活性连接区域A2时，在半导体基体110的活性区域A1、活性连接区域A2以及外周区域A3中，晶格缺陷仅被生成于活性区域A1以及活性连接区域A2。此外，电力转换电路，具备：用于制造MOSFET100的制造方法以及MOSFET100。本发明的MOSFET100能够减少恢复损失，并且与以往的MOSFET相比难以产生振动。

公开(公告)号：CN108292679B

公开(公告)日：2020-12-22

申请号：CN201680068884.1

申请日：2016-03-31

Applicant: 新电元工业株式会社

Inventor： 新井大辅 ,  北田瑞枝 ,  浅田毅 ,  山口武司 ,  铃木教章

IPC: H01L29/78

Abstract: 本发明的功率半导体装置100，具有超级结结构，包括：低电阻半导体层112、n‑型柱形区域113、p‑型柱形区域115、基极区域116、沟槽118、栅极绝缘膜120、栅电极122、源极区域124、层间绝缘膜126、接触孔128、金属塞130、p+型扩散区域、源电极134、以及栅极焊盘电极135，并且，有源元件部R1，在距离栅极焊盘部R2最近的规定的p‑型柱形区域115A，与与沟槽118接触的n‑型柱形区域113中距离栅极焊盘部R2最近的规定的n‑型柱形区域113A之间，具备n‑型柱形区域113B。本发明的功率半导体装置，是一种符合低成本化以及小型化要求的，并且能够在维持高耐压的同时降低导通电阻的，具有高击穿耐量的功率半导体装置。

公开(公告)号：CN108496252A

公开(公告)日：2018-09-04

申请号：CN201780008005.0

申请日：2017-01-16

Applicant: 新电元工业株式会社

Inventor： 北田瑞枝 ,  浅田毅 ,  山口武司 ,  铃木教章 ,  新井大辅

IPC: H01L29/78

CPC classification number: H01L29/7813 ,  H01L29/0634 ,  H01L29/41766 ,  H01L29/6634 ,  H01L29/66348 ,  H01L29/66727 ,  H01L29/66734 ,  H01L29/7397

Abstract: 本发明的功率半导体装置100，其特征在于，包含：半导体基体110，由多个第一导电型柱形区域以及多个第二导电型柱形区域构成超级结构造；多个沟槽122；栅极绝缘膜124；栅电极126；层间绝缘膜128；接触孔130，在相互邻接的两个沟槽122之间分别形成有两个以上；金属塞132，在接触孔的内部填充金属后形成；以及电极136，其中，第一导电型高浓度扩散区域120仅被形成在：相互邻接的两个沟槽122之间的，沟槽122与距离沟槽最近的金属塞132之间。通过本发明的功率半导体装置，就能够提供一种符合电子器件低成本化以及小型化要求的，并且具有高击穿耐量的功率半导体装置。

公开(公告)号：CN108292682B

公开(公告)日：2021-04-27

申请号：CN201780004150.1

申请日：2017-02-27

Applicant: 新电元工业株式会社

Inventor： 北田瑞枝 ,  浅田毅 ,  山口武司 ,  铃木教章 ,  新井大辅

IPC: H01L29/78 ,  H01L29/41 ,  H01L29/739 ,  H01L29/861 ,  H01L29/868 ,  H01L29/872

Abstract: 本发明的功率半导体装置100,包括：半导体基体110，在第一半导体层112上层积有第二半导体层114，在第二半导体层114的表面形成有沟槽118，在沟槽118内形成有由外延层构成的第三半导体层116；第一电极126；层间绝缘膜122，具有规定开口128；以及第二电极124，其中，在开口128的内部填充有金属，并且开口128位于避开第三半导体层116的中央部的位置上，第二电极124经由金属与第三半导体层116相连接，第三半导体层116的中央部的表面被层间绝缘膜122所覆盖。根据本发明的半导体装置，其提供一种：具备在沟槽118内形成有由外延层构成的第三半导体层116的，同时不易因穿通模式下的击穿导致耐压降低的半导体装置。

公开(公告)号：CN110462839A

公开(公告)日：2019-11-15

申请号：CN201780088751.5

申请日：2017-12-27

Applicant: 新电元工业株式会社

Inventor： 新井大辅 ,  北田瑞枝 ,  浅田毅 ,  铃木教章 ,  村上晃一

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/06

Abstract: MOSFET100，具备：半导体基体110，在n型柱形区域113以及p型柱形区域115构成超结结构；以及栅极电极122，通过栅极绝缘膜120形成，其中，在半导体基体110中，当将提供作为MOSFET的主要运作的区域设为活性区域A1、将保持耐压的区域设为外周区域A3、以及将位于活性区域A1与外周区域A3中间的区域设为活性连接区域A2时，在半导体基体110的活性区域A1、活性连接区域A2以及外周区域A3中，晶格缺陷仅被生成于活性区域A1以及活性连接区域A2。此外，电力转换电路，具备：用于制造MOSFET100的制造方法以及MOSFET100。本发明的MOSFET100能够减少恢复损失，并且与以往的MOSFET相比难以产生振动。

公开(公告)号：CN106165101B

公开(公告)日：2019-06-18

申请号：CN201480003200.0

申请日：2014-03-31

Applicant: 新电元工业株式会社

Inventor： 浅田毅 ,  北田瑞枝 ,  山口武司 ,  铃木教章

IPC: H01L29/78

CPC classification number: H01L29/7813 ,  H01L29/0634 ,  H01L29/0696 ,  H01L29/0865 ,  H01L29/1095 ,  H01L29/407 ,  H01L29/4238 ,  H01L29/66734 ,  H01L29/7802 ,  H01L29/7811

Abstract: 降低由于电容的充放电导致的栅极电极的电压上升从而引起误动作的可能性。半导体装置包括：第一导电型漂移层20；与源极电极90相连接，且被安装在漂移层20上的第二导电型基极层30；以及与源极电极90相连接，贯穿基极层30从而延伸到漂移层20的第二导电型阵列层50。半导体装置包括：被安装在被设在阵列层50的上端两侧的一对第一沟槽63的内部，且被第一绝缘层62包围的一对第一栅极电极61；被设置在基极层30上，在第一绝缘层62中与阵列层50一侧反向的一侧部与该第一绝缘层62相邻接，且与源极电极90相连接的第一导电型源极区域31。

公开(公告)号：CN109643731A

公开(公告)日：2019-04-16

申请号：CN201680088767.1

申请日：2016-09-16

Applicant: 新电元工业株式会社

Inventor： 新井大辅 ,  久田茂 ,  北田瑞枝 ,  浅田毅

IPC: H01L29/78 ,  H01L29/06

Abstract: 本发明的MOSFET100，用于具备：反应器；电源；MOSFET100；以及整流元件，的电力转换电路中，其特征在于，包括：半导体基体110，具有n型柱形区域114以及p型柱形区域116，并且由n型柱形区域114以及p型柱形区域116构成超级结结构，其中，n型柱形区域114以及p型柱形区域116被形成为：p型柱形区域116的掺杂物总量比n型柱形区域114的掺杂物总量更高，在开启MOSFET后，运作为：从平面上看在n型柱形区域114的中央，出现电场强度比n型柱形区域114的中央以外的区域更低的低电场区域。根据本发明的MOSFET，在开启MOSFET后，就能够使MOSFET更难产生振荡，并且，还能够降低整流元件的浪涌。