-
公开(公告)号：CN108091640B
公开(公告)日：2023-05-23
申请号：CN201711090049.0
申请日：2017-11-08
Applicant: 德州仪器公司
IPC: H01L23/64
Abstract: 本申请案涉及一种集成电容器及其形成方法。位于衬底(210)上的半导体表面上的集成电容器(300)包含：蚀刻电容器电介质层(232)以提供具有倾斜电介质侧壁部分的至少一个经界定电介质特征，所述电容器电介质层(232)包含在所述半导体表面上方且与所述半导体表面电隔离的底板(240b)上的至少一个硅化合物材料层。沉积电介质层以至少部分地填充所述倾斜电介质侧壁部分中的凹坑以使所述倾斜电介质侧壁部分的表面平滑化。蚀刻所述电介质层，且接着在所述电介质特征的顶部上形成顶板(240a)。
-
公开(公告)号：CN111406307B
公开(公告)日：2024-09-20
申请号：CN201880075876.9
申请日：2018-12-12
Applicant: 德州仪器公司
Inventor： 伊丽莎白·C·斯图尔特 , 杰弗里·艾伦·韦斯特 , 托马斯·D·博尼菲尔德 , 川杰圣 , 拜伦·洛弗尔·威廉斯
IPC: H01L21/32
Abstract: 在半导体晶片上制造厚氧化物特征的方法(400)包含形成(405)具有至少六微米厚度的氧化物层且在所述氧化物层上沉积(410)光致抗蚀剂层。所述氧化物层在给定蚀刻剂的情况下具有第一蚀刻速率X，所述光致抗蚀剂层在所述给定蚀刻剂的情况下具有第二蚀刻速率Y，其中X:Y的比率小于4:1。在蚀刻所述光致抗蚀剂层和所述氧化物层之前，用灰度掩模图案化(415)所述光致抗蚀剂层，所述灰度掩模产生具有与水平线形成小于或等于10度的角度(a)的侧壁的光致抗蚀剂层。
-
公开(公告)号：CN111406307A
公开(公告)日：2020-07-10
申请号：CN201880075876.9
申请日：2018-12-12
Applicant: 德州仪器公司
Inventor： 伊丽莎白·C·斯图尔特 , 杰弗里·艾伦·韦斯特 , 托马斯·D·博尼菲尔德 , 川杰圣 , 拜伦·洛弗尔·威廉斯
IPC: H01L21/32
Abstract: 在半导体晶片上制造厚氧化物特征的方法(400)包含形成(405)具有至少六微米厚度的氧化物层且在所述氧化物层上沉积(410)光致抗蚀剂层。所述氧化物层在给定蚀刻剂的情况下具有第一蚀刻速率X，所述光致抗蚀剂层在所述给定蚀刻剂的情况下具有第二蚀刻速率Y，其中X:Y的比率小于4:1。在蚀刻所述光致抗蚀剂层和所述氧化物层之前，用灰度掩模图案化(415)所述光致抗蚀剂层，所述灰度掩模产生具有与水平线形成小于或等于10度的角度(a)的侧壁的光致抗蚀剂层。
-
公开(公告)号：CN108091640A
公开(公告)日：2018-05-29
申请号：CN201711090049.0
申请日：2017-11-08
Applicant: 德州仪器公司
IPC: H01L23/64
CPC classification number: H01L28/40 , H01L21/02211 , H01L21/02214 , H01L21/02216 , H01L21/02263 , H01L21/02274 , H01L21/31116
Abstract: 本申请案涉及一种集成电容器及其形成方法。位于衬底(210)上的半导体表面上的集成电容器(300)包含：蚀刻电容器电介质层(232)以提供具有倾斜电介质侧壁部分的至少一个经界定电介质特征，所述电容器电介质层(232)包含在所述半导体表面上方且与所述半导体表面电隔离的底板(240b)上的至少一个硅化合物材料层。沉积电介质层以至少部分地填充所述倾斜电介质侧壁部分中的凹坑以使所述倾斜电介质侧壁部分的表面平滑化。蚀刻所述电介质层，且接着在所述电介质特征的顶部上形成顶板(240a)。
-
-
-
Search Results
4
records
(took 0.019 seconds)
